10Gb/s CMOS时钟和数据恢复电路设计

摘要

随着信息产业的不断发展,人们需要高速、宽带的通信网络来互通信息。为了适应这种趋势,光纤通信正在逐渐取代传统的电缆通信。低功耗、低成本、高集成度的光发射接收机的研究方兴未艾。光接收机的重要任务之一就是从接收到的数据信号中提取出时钟信号,并通过时钟信号重新定时数据信号,消除噪声和干扰。可见,时钟和数据恢复电路是光纤通信和其它高速串行数字通信不可缺少的关键电路。 本论文的主要目标是,采用0.18μm CMOS工艺,分析、研究并实现符合STM-64(9.952Gb/s)级别的时钟和数据恢复电路。由于0.18μm CMOS工艺的限制,我们采用了半速率时钟锁相环的电路结构。这种电路结构适用于高速电路,且能实现1:2分接。锁相环采用非线性锁相环结构,鉴相器采用bang-bang鉴相器,环路滤波器采用无源滤波器,VCO采用正交LC振荡器。 本论文给出了时钟恢复电路的基本原理以及采用PLL型时钟恢复电路的完整的电路设计、模拟结果和版图设计。本次设计表明,采用该方案实现的时钟恢复电路主要功能工作正常,初步达到设计要求。

目录

文摘

英文文摘

声明

第一章绪论

1.1光纤通信系统

1.1.1光纤通信简介

1.1.2光纤传输系统

1.1.3光纤传输系统的主要性能指标

1.2工艺选择

1.3设计流程

1.4论文组织

第二章时钟恢复电路的结构和基本原理

2.1概述

2.1.1光纤数字传输系统中的信号分析

2.1.2时钟恢复概述

2.1.3时钟恢复电路分类

2.2锁相环基本原理

2.2.1基本结构PLL的线性模型

2.2.2电荷泵锁相环

2.3锁相环性能

2.3.1锁相环跟踪特性

2.3.2锁相环捕获特性

2.3.3锁相环噪声性能

2.3.4.锁相环的稳定性

第三章高速时钟恢复电路典型结构

3.1鉴相器、鉴频鉴相器

3.1.1 DFF PD

3.1.2 Hogge PD

3.1.3 Alexander PD

3.1.4 Pottb(a)cker型

3.1.5半速率(Hall-Rate)线性PD

3.1.5半速率(Half-Rate)非线性PD

3.2压控振荡器

3.2.1环形振荡器

3.2.2调谐振荡器

3.3小结

第四章CMOS时钟和数据恢复电路设计与实现

4.1系统设计

4.2子模块设计

4.2.1采样电路

4.2.2超前滞后逻辑电路

4.2.3压控振荡器

4.3单元电路设计

4.3.1锁存器

4.3.2异或门与2：1选择器

4.3.3电荷泵

4.3.4压控振荡器

4.3.5输入输出端口的设计

第五章系统仿真与版图设计

5.1系统仿真

5.1.1 VCO

5.1.2 PFD+CP和环路滤波器

5.1.3时钟恢复和数据判决

5.2版图设计

5.2.1版图设计的考虑因素

5.2.2版图的整体布局

第六章芯片测试和结果分析

6.1芯片测试的整个流程

6.2测试仪器

6.3测试内容

6.3.1 VCO的测试

6.3.2 CDR测试步骤

6.4 CDR测试结果

6.5测试结果分析

第七章结论

参考文献

致谢