高k栅介质硅MOS器件栅极漏电流模型及制备工艺研究

摘要

随着MOSFET特征尺寸的不断减小,Si基MOS器件的发展不断逼近其物理极限,栅极漏电的增加直接导致器件不能正常工作,为减小栅极漏电,选用合适的高k材料替代SiO2作为栅介质是一种可行的方法。然而,当高k栅介质的物理厚度可以和器件的沟道长度相比拟时,除了短沟道效应、漏致势垒降低效应外,边缘场效应对MOSFET电学特性的影响也越来越严重。针对这些现象,本文在理论方面,建立起考虑边缘场效应的栅极漏电流模型。在实验方面,重点研究了HfTaON栅介质的制备工艺及叠层栅介质结构对MOS器件电特性的影响。
　　为了精确地考虑边缘场效应,采用保形变换方法得到了小尺寸高k栅介质MOSFET边缘电容模型。得到了高k栅介质MOS器件沿沟道方向表面电势的解析分布。通过对不同k值界面层的模拟,发现低k值的侧墙有利于提高器件的栅控能力,从而提高器件的性能。
　　考虑边缘场效应、栅极多晶硅耗尽效应以及高场下的量子化效应,使用MWKB的方法计算了MOS器件的栅极漏电流。讨论了不同栅氧化层厚度下隧穿电流与栅压的关系以及边缘场效应对栅极漏电流的影响。模拟结果与实验数据吻合。
　　实验方面研究了MOS器件的制备工艺,对HfTaO栅介质进行淀积后退火(PDA)处理,制备并研究了HfTaON/TaON、HfTaON/AlON、HfTaON/HfON、HfTaO/AlON具有不同界面层的叠层高k栅介质样品。掺入Al元素,能形成一种Hf-Al-O的“熵稳定”的亚稳态结构,增加介质结晶稳定,减小界面态密度;掺入N元素,能使器件的界面特性、栅极漏电特性和器件可靠性得到极大改善。通过比较不同界面层的栅介质 MOS电特性比较,采用 HfTaON/AlON栅介质结构可以获得性能优越,栅极漏电低的高k栅介质MOS器件。

目录

封面

声明

中文摘要

英文摘要

目录

1 绪 论

1.1 纳米CMOS集成电路技术的发展

1.2 纳米CMOS器件中的新物理效应

1.3 栅极漏电流的研究意义

1.4 直接隧穿电流模型的研究现状

1.5 本论文的研究工作

2 考虑边缘场的MOS表面势的计算

2.1 MOS结构中的表面电场和强反型层形成

2.2 泊松方程求解表面势

2.3 考虑边缘电场的表面势

2.4 边缘电容对表面势的影响

2.5 结果讨论与分析

2.6 本章小结

3 直接隧穿电流解析模型

3.1 模型采用的近似

3.2 氧化层电场

3.3 MWKB方法计算隧穿几率

3.4 计算结果讨论分析

3.5 本章小结

4 HfTaON高k栅介质电特性分析

4.1 概述

4.2 样品制备流程

4.3 MOS器件电参数的提取

4.4 实验测量结果分析

4.5 小结

5 总 结

致谢

参考文献