双CPU结构捷联导航数据处理系统硬件设计

摘要

本文主要研究了一种基于高性能浮点DSP(TMS320C6713)和十六位单片机(SPCE061A)的双CPU结构的捷联导航数据处理系统。该系统双CPU分工协作，充分的发挥了该型DSP对浮点数据的处理精度高、速度快的能力并且还利用单片机控制能力强的特点，有效的弥补了DSP接口少、控制弱的缺点，使得系统可以同时进行采集和处理数据。该方案既在提高性能的同时还节约了成本，减少了体积，降低了功耗，完全符合新一代捷联导航系统方案的性能指标。 文中结合现代导航技术发展的特点和导航计算机系统的实际需求，详细阐述了捷联导航计算机硬件设计的主要设计思想，经过分析研究和选型，设计了捷联导航计算机系统的总体方案和硬件电路。本系统设计采用DSP+单片机的双CPU体系结构方案，DSP主要负责数据的处理，单片机主要负责信号采集和系统的输入输出控制，两者结合实现优势互补，充分发挥各自的特长。此外，如何解决好DSP与单片机的接口与数据通讯问题是设计DSP与单片机双CPU控制系统的关键。经过分析论证，本文提出了一种结构简单、成本低且易于实现的双机通信方法。系统中，DSP通过HPI接口和单片机实现数据通讯，获取单片机采集的数据和向单片机发送输入输出控制信号。DSP和单片机及其其他外设的逻辑译码通过大规模可编程逻辑器件(CPLD)实现。 研究结果表明，以DSP为核心设计的主从式双机结构的捷联导航计算机，其结构配置与任务分配合理，软硬件协同流畅，具备速度快、精度高、体积小、功耗低的特点，系统性能明显高于传统的捷联导航系统，对于扩展捷联系统的应用领域具有一定的积极作用。

目录

文摘

英文文摘

声明

第1章绪论

1.1捷联惯导系统的发展及应用

1.2捷联惯导系统的优点

1.3 DSP芯片的发展及其应用

1.3.1 DSP芯片的发展

1.3.2 DSP芯片的应用

1.4课题研究的背景和意义

1.5论文的主要内容和结构安排

第2章系统的整体结构及设计思想

2.1基于DSP的导航计算机的优越性

2.2捷联导航系统需求分析

2.2.1功能需求

2.2.2性能需求

2.3系统的DSP选型

2.3.1 DSP芯片选型的依据

2.3.2 TMS320C6713的硬件资源

2.4系统方案及主要设计思想

2.4.1系统总体结构

2.4.2双CPU结构设计思想

2.4.3双CPU通讯设计思想

2.5本章小结

第3章数据处理系统的硬件实现

3.1 DSP模块设计

3.1.1 DSP模块功能结构

3.1.2存储器设计

3.1.3 BOOTLOADER设计

3.1.4电源设计

3.1.5时钟设计

3.1.6 JTAG仿真口设计

3.1.7 McBSP接口设计

3.2单片机模块设计

3.2.1信号的前置处理

3.2.2 A/D转换电路设计

3.2.3单片机模块设计

3.3单片机和DSP双机通讯硬件设计

3.3.1 HPI接口概述

3.3.2 HPI的接口信号

3.3.3 HPI的控制寄存器

3.3.4 HPI的存取操作

3.3.5单片机和DSP的HPI接口电路图

3.4本章小结

第4章数据处理系统的软件设计

4.1系统软件设计方案

4.2单片机主系统的软件设计

4.2.1 A/D接口编程

4.2.2 HPI接口的编程

4.3本章小结

第5章数据处理系统的软件调试

5.1 DSP系统软件的开发调试

5.1.1 TMS320C6713的软件开发调试概述

5.1.2 TMS320C6713 DSP的软件开发调试流程

5.1.3 TMS320C6713的混合编程技术

5.1.4串行通讯程序调试

5.2 Boot Loader软件调试

5.2.1 DSP自举引导方法概述

5.2.2 TMS320C6713B DSP芯片Bootloader的功能

5.2.3对FLASH的编程实现

5.2.4利用仿真器实现ROM引导的流程

5.2.5 C6713 bootloader的代码实现

5.3本章小结

结论

参考文献

致谢

附录