首页> 外文会议>Silicon Nanoelectronics Workshop >Impact of device design parameters on V
【24h】

Impact of device design parameters on V

机译:器件设计参数对V的影响

获取原文

摘要

)· An increase in source (drain) doping decreases (increases) the soft saturation voltage. The short channel lengths degrade the saturation in the TFETs. Agate-drain underlapcauses early onset of the saturation in TFETs, while, a reduction in the nanowire diameter delays the saturation. The output resistance (R
机译:)·源极(漏极)掺杂的增加会降低(增加)软饱和电压。短沟道长度会降低TFET的饱和度。玛瑙-漏极欠搭接会导致TFET中的饱和早起,而纳米线直径的减小会延迟饱和。输出电阻(R

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号