Sony Corporation 5-1-12 Kitashinagawa Shinagawa-ku, Tokyo 141-0001, Japan;
Sony Corporation 5-1-12 Kitashinagawa Shinagawa-ku, Tokyo 141-0001, Japan;
blockcipher; CLEFIA; compact hardware implementation; ASIC;
机译:紧凑型AES加密硬件核心的基于FPGA的硬件实现
机译:128位CLEFIA分组密码的高效灵活的硬件结构
机译:MISTY1块密码的紧凑硬件实现
机译:128位块密封克利菲亚(扩展摘要)
机译:具有并发错误检测功能的分组密码的紧凑硬件实现
机译:紧凑的FPGA硬件架构用于嵌入式设备中的公钥加密
机译:Clock-Cipher Clefia的紧凑和高速硬件实现