首页> 外文OA文献 >Compact and High Speed Hardware Implementation of the Block- Cipher Clefia

【2h】

Compact and High Speed Hardware Implementation of the Block- Cipher Clefia

机译：Clock-Cipher Clefia的紧凑和高速硬件实现

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
V.A. Suryawanshi; G.C. Manna; S.S. Dorale;
展开▼
作者单位

展开▼
年度 2016
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Efficient and flexible hardware structures of the 128 bit CLEFIA block cipher [J] . Computers & Digital Techniques, IET . 2020,第2期

机译：128位CLEFIA分组密码的高效灵活的硬件结构
2. Compact Hardware Implementations of MISTY1 Block Cipher [J] . Yasir, Wu Ning, Zhang Xiaoqiang Journal of Circuits, Systems, and Computers . 2018,第3期

机译：MISTY1块密码的紧凑硬件实现
3. Ciphering hardware for high-speed digital networks: a REDOC III implementation [J] . Noras J.M. Electronics Letters . 1995,第11期

机译：高速数字网络的加密硬件：REDOC III实现
4. Very Compact Hardware Implementations of the Blockcipher CLEFIA [C] . Toru Akishita, Harunaga Hiwatari Selected areas in cryptography. . 2011

机译：分组密码CLEFIA的非常紧凑的硬件实现
5. Compact hardware implementation of block ciphers with concurrent error detection [D] . Cheng, Huiju 2007

机译：具有并发错误检测功能的分组密码的紧凑硬件实现
6. Hardware Implementation of 32-Bit High-Speed Direct Digital Frequency Synthesizer [O] . Salah Hasan Ibrahim, Sawal Hamid Md. Ali, Md. Shabiul Islam -1

机译：32位高速直接数字频率合成器的硬件实现
7. A Very Compact Hardware Implementation of the MISTY1 Block Cipher [O] . Dai Yamamoto, Jun Yajima, Kouichi Itoh 2014

机译：mIsTY1分组密码的非常紧凑的硬件实现

代理获取

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

客服微信
服务号