机译:采用45 nm体CMOS技术的栅极硅化ESD NMOSFET的设计优化
机译:带有ESD注入的65nm体CMOS ESD NMOSFET的ESD失效机理分析
机译:使用CMOS兼容工艺在块状衬底上制造高性能硅纳米线全能nMOSFET
机译:45NM散装CMOS技术中硅化物堵塞堆积堆积肌射肌的ESD性能研究
机译:研究先进CMOS技术中的ESD性能。
机译:用于亚微米像素的45 nm堆叠式CMOS图像传感器处理技术
机译:45nm CmOs工艺中低功率分频器的设计与性能评估
机译:批量CmOs VLsI技术研究。第1部分:可扩展CmOs设计规则。第2部分pLa(可编程逻辑阵列)设计的CmOs方法