机译:使用低于90 nm CMOS技术节点的潜在低成本前端工艺原位制造金属栅/高k介电栅叠层
机译:TmSiO / HfO 2 sub>介电堆栈在亚纳米EOT高
机译:用于亚45 nm CMOS的具有超低泄漏电流的高κ栅极电介质
机译:晶圆水平统计评估高κ电介质/金属栅极的质子辐射硬度45 nm散装CMOS技术
机译:ITRS 70和50NM技术节点的包含高K栅极电介质和金属栅电极的器件的制造和评估。
机译:在存在随机界面陷阱的情况下16nm栅极高κ/金属栅极体FinFET器件的电特性波动
机译:金属栅电极和用于子32nm散装CMOS技术的高电胶:用于低阈值电压器件应用的氧化镧覆盖层的应用