机译:用于低功耗的65 nm CMOS技术中使用数据感知(DA)SRAM单元实现存储阵列的外围电路设计
机译:基于超低功耗CNTFET的9T SRAM的设计,采用共享BL和半选择自由技术
机译:基于UltraLow功率CNTFET的9T SRAM设计,共享BL和半选择自由技术
机译:基于9T细胞的SRAM三个重要外围电路设计
机译:除了用于基于SRAM的单元中的泄漏和温度控制的存储单元以外,外围电路还具有重要意义。
机译:功耗优化的变化感知双阈值SRAM单元设计技术
机译:优化提出的9T SRAM细胞设计