high-k dielectric stacks; nanodevices; SOI;
机译:纳米级逻辑器件中的高κ介电击穿-科学洞察力和技术影响
机译:基于叠层式高电介质层的场效应离子敏感器件工程感测膜的开发
机译:四方叠层作为基于Si的MOS器件的高栅介质
机译:用于纳米型SOI器件的高κ电介质叠层
机译:具有通过RPECVD制备的堆叠氧化物/氮化物和氮氧化物栅极电介质的CMOS器件的故障和可靠性。
机译:通过使用堆叠技术并添加足够的界面层来提高高κ电介质的击穿耐久性
机译:纳米级高级高级素材 - ??栅极介电堆通过扫描隧道显微镜显微镜