首页> 外文会议>Electron Devices Meeting, 1994. IEDM '94. Technical Digest., International >A 0.05 μm-CMOS with ultra shallow source/drain junctionsfabricated by 5 keV ion implantation and rapid thermal annealing
【24h】

A 0.05 μm-CMOS with ultra shallow source/drain junctionsfabricated by 5 keV ion implantation and rapid thermal annealing

机译:具有超浅源极/漏极结的0.05μmCMOS通过5 keV离子注入和快速热退火制备

获取原文

摘要

A 0.05 μm-PMOSFET has been fabricated for the first time,together with a 0.05 μm-NMOSFET. For this process, ultra shallowsource/drain junctions were developed on the basis of 5 keV ionimplantation technology and rapid thermal annealing. The short channeleffect was suppressed and Gm max reaches 460 mS/mm for NMOS and 380mS/mm for PMOS. The delay time per stage of unloaded CMOS inverter is13.1 psec at the supply voltage of 1.5 V
机译:首次制造了0.05μm的PMOSFET, 与0.05μm的NMOSFET一起使用。对于这个过程,超浅 源/漏结是在5 keV离子的基础上开发的 注入技术和快速热退火。短频道 抑制了这种效应,对于NMOS和380,Gm max达到460 mS / mm PMOS的mS / mm。 CMOS反相器每级的延迟时间为 在1.5 V的电源电压下为13.1 psec

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号