Plugs; MOSFET; Silicides; Nickel alloys; Substrates; Plasma temperature;
机译:传统的接触互连技术可替代0.85 / spl mu / m CMOS EPROM IC器件的接触塞(W)技术
机译:通过CMOS集成电路中的多壁碳纳米管局部互连来测量亚纳秒延迟
机译:用于接触III-V化合物材料的硅CMOS欧姆接触技术
机译:带有集成式碳纳米管接触塞的CMOS技术
机译:锗硅化物通过选择性沉积原位掺杂的硅锗合金与纳米级CMOS集成电路的超浅p(+)n结接触。
机译:接触塞沉积条件对多级CMOS逻辑互连器件中结漏电流和接触电阻的影响
机译:接触插头沉积条件对多级CMOS逻辑互连装置结漏电的影响和接触电阻