机译:接触插头沉积条件对多级CMOS逻辑互连装置结漏电的影响和接触电阻
机译:传统的接触互连技术可替代0.85 / spl mu / m CMOS EPROM IC器件的接触塞(W)技术
机译:用于32 nm互补金属氧化物半导体器件的具有乙硼烷还原钨原子层沉积法的低电阻成核层的新型接触插拔工艺
机译:使用选择性无电极CoWP或CoB工艺减少高性能UTSOI CMOS器件中源/漏级数和接触电阻的新颖方法
机译:浅结触点,用于CMOS中的闩锁电阻
机译:锗硅化物通过选择性沉积原位掺杂的硅锗合金与纳米级CMOS集成电路的超浅p(+)n结接触。
机译:接触塞沉积条件对多级CMOS逻辑互连器件中结漏电流和接触电阻的影响
机译:CMOS逻辑器件中通过插头多级互连的过程优化
机译:接触电阻以及材料和工艺变量对开关装置中接触电阻和接触可靠性的影响