Feature extraction; Field programmable gate arrays; Dogs; Hardware; Algorithm design and analysis; Real-time systems; Computer architecture;
机译:基于FPGA的实时SIFT匹配器和RANSAC算法的体系结构,用于机器人视觉应用
机译:在基于FPGA的平台上实现的高吞吐量并行DWT硬件架构
机译:基于FPGA的高效并行相位展开硬件架构
机译:基于FPGA的SIFT算法的并行硬件架构
机译:基于FPGA的体系结构的开发,可以在硬件中实现三维有限差分时域算法,以分析电磁传播。
机译:智能相机运动算法和硬件体系结构的深度
机译:一种基于优化sIFT算法的图像匹配系统的高性能硬件架构