基于FPGA的运动估计算法优化和硬件架构设计

摘要

高效视频编码(HEVC)是一种重要的新型视频编码标准,具有高效的视频编码性能.与上一代编码标准相比,HEVC中ME算法具有高密度计算要求,在系统计算过程中会占据整个编码的大部分时间,同时无法通过硬件设计从而有效实现.因此在保证编码性能的前提下,为降低系统硬件设计复杂度及系统架构内部的资源消耗,提高系统硬件的处理速度,提出基于FPGA的运动估计算法优化方法及硬件架构设计.采用HEVC视频编码的并行技术,改进DS搜索算法的硬件架构.在Xilinx的Virtex-7下进行综合实验,并与其他设计进行相比.该设计可以更好地在FPGA上实现可用资源,使FHD达到30帧/秒的实时处理速率.