CMOS integrated circuits; electrostatic discharge; integrated circuit design; integrated circuit modelling; radiofrequency integrated circuits; CMOS process; ESD behavioral modeling; ESD circuit evaluation; ESD device optimization; I/O circuits; comprehensive electrostatic discharge protection circuit co-design; high-frequency ICs; high-speed ICs; parasitic ESD parameter extraction; size 28 nm; CMOS integrated circuits; Circuit simulation; Electrostatic discharges; Integrated circuit modeling; Semiconductor device modeling; Testing; ESD; behavioral modeling; co-design;
机译:采用28 nm CMOS的高速和高频IC进行ESD保护协同设计的系统研究
机译:有源ESD保护电路设计,针对CMOS集成电路中的充电设备模型ESD事件
机译:双极性CMOS-DMOS(BCD)高压工艺中用于ESD保护的电路和布局协同设计
机译:综合ESD共同设计与28NM CMOS中的高速和高频ICS:表征,行为建模,提取和电路评估
机译:CMOS技术中EOS / ESD保护电路的建模仿真和设计指南
机译:具有实际门延迟模型的CMOS组合逻辑电路的准确动态功率估算
机译:CmOs EsD / Latchup电路仿真的衬底建模和集总衬底电阻提取
机译:中国集成电路的新突破 - 高速CmOs(互补金属氧化物半导体)电路的成功开发