3D; EDRAM; SOI; TSV; wafer stacking;
机译:使用集成了45 nm高性能SOI-CMOS嵌入式DRAM技术的Cu TSV的三维晶圆堆叠† sup>
机译:通过Cu-Cu键与65nm应变Si / Low-k CMOS技术集成的三维晶圆堆叠
机译:基于微凸点/胶粘混合键合的Cu TSV晶圆级三维集成方案在三维存储中的应用
机译:使用Cu TSV与45nm高性能SOI-CMOS嵌入式DRAM技术集成的三维晶片堆叠
机译:芯片和晶圆堆叠的三维互连
机译:三维集成电路(3D IC)关键技术:硅通孔(TSV)
机译:采用TsV集成45nm高性能sOI-CmOs嵌入式DRam技术的三维晶圆堆叠
机译:用于高性能VLsI嵌入式存储器的DRam编译器算法