机译:低泄漏二极管串的设计,用于0.35- / splμ/ m硅化物CMOS工艺的电源导轨ESD钳位电路
机译:低压薄氧化物CMOS技术中带有耐压电源轨ESD钳位电路的混合电压I / O接口的ESD保护设计概述
机译:纳米CMOS技术中考虑栅极泄漏的电源轨ESD钳位电路设计
机译:纳米级CMOS工艺中低泄漏电源轨ESD钳位电路设计的概述
机译:CMOS技术中的宽带射频集成电路的设计和ESD保护。
机译:用于CMOS /纳米级忆阻器协同设计的小面积紧凑型CMOS仿真器电路
机译:低压CmOs工艺中耐高压电力轨道EsD钳位电路的设计
机译:耐辐射电路采用2个商用0.25(微)CmOs工艺设计