首页> 外文OA文献 >DESIGN OF HIGH-VOLTAGE-TOLERANT POWER-RAIL ESD CLAMP CIRCUIT IN LOW-VOLTAGE CMOS PROCESSES

【2h】

DESIGN OF HIGH-VOLTAGE-TOLERANT POWER-RAIL ESD CLAMP CIRCUIT IN LOW-VOLTAGE CMOS PROCESSES

机译：低压CmOs工艺中耐高压电力轨道EsD钳位电路的设计

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者

展开▼
作者单位

展开▼
年度 2015
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Overview on ESD protection design for mixed-voltage I/O interfaces with high-voltage-tolerant power-rail ESD clamp circuits in low-voltage thin-oxide CMOS technology [J] . Ming-Dou Ker, Wei-Jen Chang Microelectronics & Reliability . 2007,第1期

机译：低压薄氧化物CMOS技术中带有耐压电源轨ESD钳位电路的混合电压I / O接口的ESD保护设计概述
2. Design of High-Voltage-Tolerant Power-Rail ESD Protection Circuit for Power Pin of Negative Voltage in Low-Voltage CMOS Processes [J] . Chang Rong-Kun, Ker Ming-Dou IEEE Transactions on Electron Devices . 2020,第1期

机译：低压CMOS工艺负电压电源引脚的高压容耐电源轨ESD保护电路设计
3. Design on Power-Rail ESD Clamp Circuit for 3.3-V I/O Interface by Using Only 1-V/2.5-V Low-Voltage Devices in a 130-nm CMOS Process [J] . Ker M.-D., Chen W.-Y., Hsu K.-C. IEEE transactions on circuits and systems . I , Regular papers . 2006,第10期

机译：在130nm CMOS工艺中仅使用1V / 2.5V低压器件设计3.3V I / O接口的电源轨ESD钳位电路
4. Design of High-Voltage-Tolerant Power-Rail ESD Clamp Circuit in Low-Voltage CMOS Processes [C] . Ming-Dou Ker, Chang-Tzu Wang, Tien-Hao Tang, . 2007

机译：低压CMOS工艺中耐高压电源轨ESD钳位电路的设计
5. Design of Low-Voltage and Low-Distortion CMOS RF Integrated Circuits Using Volterra Analysis. [D] . He, Shan. 2011

机译：利用Volterra分析设计低压低失真CMOS RF集成电路。
6. Fabrication of Ultra-Thin Printed Organic TFT CMOS Logic Circuits Optimized for Low-Voltage Wearable Sensor Applications [O] . Yasunori Takeda, Kazuma Hayasaka, Rei Shiwaku, -1

机译：为低压可穿戴传感器应用而优化的超薄印刷有机TFT CMOS逻辑电路的制造
7. Design on power-rail ESD clamp circuit for 3.3-V I/O interface by using only 1-V/2.5-V low-voltage devices in a 130-nm CMOS process [O] . Ming-dou Ker, Senior Member, Wen-yi Chen, 2015

机译：采用130-nm CmOs工艺中的1 V / 2.5 V低压器件设计3.3 V I / O接口的电源轨EsD钳位电路
8. Radiation Tolerant Circuits Designed in 2 Commercial 0.25(micro) CMOS Processes [R] . Mekkaoui, A., Hoff, J., Christian, D. C., 2001

机译：耐辐射电路采用2个商用0.25（微）CmOs工艺设计

DESIGN OF HIGH-VOLTAGE-TOLERANT POWER-RAIL ESD CLAMP CIRCUIT IN LOW-VOLTAGE CMOS PROCESSES

著录项

引文网络

相似文献

相关主题

期刊订阅