Logic rectification; engineering change order; interpolation; satisfiability;
机译:用逻辑编程对单子二阶逻辑进行增量推理
机译:具有时间逻辑约束的概率环境中的增量控制器综合
机译:在逻辑综合级别使用增量技术映射的IP水印
机译:基于插值的增量ECO合成,用于多错误逻辑整流
机译:通过增量逻辑重新合成和基于快捷方式的路由架构来改进FPGA设计。
机译:基于重组酶的遗传电路的逻辑综合
机译:时序逻辑规范下机器人的增量控制综合