机译:具有时间逻辑约束的概率环境中的增量控制器综合
Division of Systems Engineering, Boston University,Boston, MA 02215, USA;
Singapore-MIT Alliance for Research and Technology, Singapore;
Division of Systems Engineering, Boston University, Boston, MA, USA;
Control policy synthesis; incremental synthesis; probabilistic verification; temporal logic; formal methods;
机译:具有信号时间逻辑限制的污水系统的正式控制器合成:巴塞罗那案例研究
机译:概率信号时序逻辑中的增量推理
机译:从高级时间逻辑规格自动合成机器人群的机器人群
机译:具有时间逻辑约束的概率环境中的增量控制综合
机译:根据时间逻辑规范进行的车辆控制具有概率满意度。
机译:多种出血的自动闭环复苏:绵羊模型中的模糊逻辑和决策表控制器之间的比较
机译:概率环境下的增量控制综合 时态逻辑约束