Integrated circuit interconnections; Europe; Data compression; Maintenance engineering; Built-in self-test; Fault location; Registers;
机译:基于移位寄存器的BIST体系结构,用于FPGA全局互连测试和诊断
机译:基于符号可测性分析的RTL电路的BIST方案
机译:用于模拟电路和系统故障诊断的内置自测(BIST)结构的完整方案
机译:用于3DIC中互连的自包含内置自测试/维修收发器
机译:MADBIST:一种内置的混合模拟数字集成电路自检方案。
机译:使用基于张量的多类多峰分析方案的混合脑机接口的脑电分类
机译:基于加权伪随机测试的混合BIsT:一种新的测试资源划分方案
机译:用于高速IC技术的空间辐射研究的内置自测(BIsT)电路的设计和测试指南