Kyushu University, 744 Motooka, Nishi-ku, Fukuoka 819-0395 Japan;
Kyoto University, Yoshidahonmachi, Sakyo-ku, Kyoto 606-8501 Japan;
机译:具有时钟门控,双边沿触发触发器的低功率,高灵敏度读出集成电路,用于中波长红外焦平面阵列
机译:自选通谐振时钟触发器,针对功率效率和信号完整性进行了优化
机译:带有门控时钟的独立触发器,可实现低功耗数据路径
机译:统一门控触发器,用于减少寄存器电路中的时钟电源
机译:功率和定时驱动最佳栅极,时钟缓冲器和时钟线寸在高性能数字集成电路中尺寸
机译:校正Heeger和Mackey的振荡递归门控神经积分器电路(ORGaNIC)这是神经动力学的统一理论框架
机译:具有降低争用的半VDD时钟摆动触发器,可在时钟分配中节省高达60%的功耗