Adder; CMOS; MOSFET Transistor Leakage and Threshold Voltage;
机译:使用亚微米技术的10tfull加法器的功率最小化和使用绝热逻辑的Pfalfull加法器的功率最小化
机译:一种基于输入的控制泄漏限制晶体管,用于泄漏和短路功率减少1位混合全加加入剂
机译:利用自控电压电平技术在纳米范围内优化全加器的漏电流和漏功率
机译:深次微米技术泄漏最小化10T全加法器
机译:宽比特CMOS纳米加法器拓扑与应用的泄漏减少技术之间的性能折衷。
机译:深吸气屏风(DIBH)技术应用于右乳房放疗可最大程度地减少肝脏放射
机译:超深亚微米多级高速缓存的漏电功率优化技术