Power Minimization Of10tfull Adder Using Sub-Microntechnique & Pfalfull Adder Usingadiabatic Logic

C. Thiripurasundari; Dr.V.Sumathy; C. Thiruvengadam

首页> 外文期刊>Advances in Natural and Applied Sciences >Power Minimization Of10tfull Adder Using Sub-Microntechnique & Pfalfull Adder Usingadiabatic Logic

【24h】

Power Minimization Of10tfull Adder Using Sub-Microntechnique & Pfalfull Adder Usingadiabatic Logic

机译：使用亚微米技术的10tfull加法器的功率最小化和使用绝热逻辑的Pfalfull加法器的功率最小化

获取原文

获取外文期刊封面封底 >>

开具论文收录证明 >>

文献代查 >>

页面导航

著录项
相似文献
相关主题

著录项

来源
《Advances in Natural and Applied Sciences》 |2016年第14期|共13页
作者
C. Thiripurasundari; Dr.V.Sumathy; C. Thiruvengadam;
展开▼
作者单位

展开▼
收录信息
原文格式 PDF
正文语种
中图分类自然科学总论;
关键词

相似文献

外文文献
中文文献
专利

1. LOW POWER AND AREA- EFFICIENT HALF ADDER BASED CARRY SELECT ADDER DESIGN USING COMMON BOOLEAN LOGIC FOR PROCESSING ELEMENT [J] . R DHANABAL, DEEPIKA SRIVASTAVA, BHARATHI V Journal of Theoretical and Applied Information Technology . 2014,第3期

机译：基于低功耗和区域高效的半加法器选择加法器设计使用常见的布尔逻辑进行处理元素
2. Low Power Dynamic Logic Ripple Carry Adder Using Footed Diode Domino Logic [J] . P. Krishna Karthik, Mrs. K. Suganthi International Journal of Engineering Research and Applications . 2014,第3期

机译：使用脚形二极管Domino Logic的低功耗动态逻辑纹波载波加法器
3. Design and Implementation of Low Power 8-bit Carry-look Ahead Adder Using Static CMOS Logic and Adiabatic Logic [J] . Abdul Sajid, Ahmad Nafees, Saifur Rahman International Journal of Information Technology and Computer Science . 2013,第11期

机译：利用静态CMOS逻辑和绝热逻辑的低功耗8位超前进位加法器的设计与实现
4. Minimization of secondary effects in SOI: a 32-bit ANT logic adder implementation [C] . Wasson, A., Dipti Sanghvi, . 2005

机译：最大限度地降低SOI中的次要影响：32位ANT逻辑加法器实现
5. High-speed carry skip adder implemented using speculative Han-Carlson parallel prefix adder. [D] . Narayanaswamy, Rakesh. 2016

机译：使用推测性Han-Carlson并行前缀加法器实现的高速进位跳过加法器。
6. Area/latency optimized early output asynchronous full adders and relative-timed ripple carry adders [O] . P. Balasubramanian, S. Yamashita -1

机译：面积/延迟优化的早期输出异步全加法器和相对定时的纹波进位加法器
7. Design and Implementation of Low Power 8-bit Carry-look Ahead Adder Using Static CMOS Logic and Adiabatic Logic [O] . Abdul Sajid, Ahmad Nafees, Saifur Rahman 2013

机译：利用静态CMOS逻辑和绝热逻辑的低功耗8位超前进位加法器的设计与实现

Power Minimization Of10tfull Adder Using Sub-Microntechnique & Pfalfull Adder Usingadiabatic Logic

著录项

相似文献

相关主题

期刊订阅