您现在的位置: 首页> 研究主题> 并行实现

并行实现

并行实现的相关文献在1996年到2023年内共计204篇,主要集中在自动化技术、计算机技术、无线电电子学、电信技术、世界各国文化与文化事业 等领域,其中期刊论文63篇、会议论文2篇、专利文献180471篇;相关期刊52种,包括管理观察、金融电子化、东南大学学报(英文版)等; 相关会议2种,包括中国地球物理学会第19届年会、2003年通信理论与信号处理年会等;并行实现的相关文献由495位作者贡献,包括谢晓燕、杨超、崔继兴等。

并行实现—发文量

期刊论文>

论文:63 占比:0.03%

会议论文>

论文:2 占比:0.00%

专利文献>

论文:180471 占比:99.96%

总计:180536篇

并行实现—发文趋势图

并行实现

-研究学者

  • 谢晓燕
  • 杨超
  • 崔继兴
  • 朱筠
  • 蒋林
  • 万显荣
  • 何伟
  • 余琴
  • 刘芳芳
  • 刘鸿彬
  • 期刊论文
  • 会议论文
  • 专利文献

搜索

排序:

年份

    • 张劲松; 万显荣; 张勋; 饶云华
    • 摘要: 低密度奇偶检验(LDPC)码纠错算法是地面数字多媒体广播(DTMB)外辐射源雷达参考信号重构的关键技术之一。LDPC码纠错算法可以改善噪声带来的数据误码,但是计算复杂度高。结合图形处理器(GPU)运算能力强的优点,本文提出了基于硬判决、混合判决、软判决的3类适用于GPU处理的LDPC码纠错并行算法,并对比了3类算法的复杂度、纠错性能以及对雷达信号处理的影响;最后,给出了GPU并行实现方案,对比了算法的实时化效果。仿真与实测结果论证了相较于其他算法,软判决并行算法具有优越的纠错性能和实效性。
    • 张劲松; 万显荣; 张勋; 饶云华
    • 摘要: 低密度奇偶检验(LDPC)码纠错算法是地面数字多媒体广播(DTMB)外辐射源雷达参考信号重构的关键技术之一.LDPC码纠错算法可以改善噪声带来的数据误码,但是计算复杂度高.结合图形处理器(GPU)运算能力强的优点,本文提出了基于硬判决、混合判决、软判决的3类适用于GPU处理的LDPC码纠错并行算法,并对比了3类算法的复杂度、纠错性能以及对雷达信号处理的影响;最后,给出了GPU并行实现方案,对比了算法的实时化效果.仿真与实测结果论证了相较于其他算法,软判决并行算法具有优越的纠错性能和实效性.
    • 丛旌; 韦永壮; 刘争红
    • 摘要: 针对相关能量分析(CPA)易受噪声干扰、分析效率低的问题,提出了一种阶梯式CPA方案.首先,通过构造一种新的阶梯式方案提高CPA中信息的利用率;其次,通过引入confidence指标提升每一次分析的正确率,解决前几次分析正确率得不到保证的问题;最后,基于SM4密码算法结构给出了一个阶梯式CPA方案.模拟实验结果表明,在达到90% 分析成功率的前提下,阶梯式CPA比传统CPA减少了25% 能量迹条数的需求.现场可编程门阵列(FPGA)上的实验表明,阶梯式CPA恢复完整轮密钥的能力已经非常接近将搜索空间扩展到最大时的极限.阶梯式CPA能以足够小的计算量减少噪声的干扰、提高分析的效率.
    • 唐济远; 袁春姗
    • 摘要: 为了提高水下信号检测中频率估计精度,文章将修正Rife方法在FPGA中进行了硬件实现,结合FPGA的并行运算能力,实现三路频率同时预估计,最终选取正确频率估计值.通过FPGA时序仿真,证明该方法可以对采样率200 kHz的信号进行实时频率精估计.该方法可以应用于多种水下检测装置.
    • 陈飞; 刘建东; 胡辉辉; 刘博; 魏战红
    • 摘要: 构造了二维整数帐篷映射模型,该模型能够快速、并行地产生多条独立、均匀的二维混沌序列,解决了一维模型复杂度低、均匀性差的根本缺陷.基于此模型设计了一种利用拉格朗日插值公式的彩色图像并行加密分存方案.该方案既解决了拉格朗日插值图像分存方案保密性能差,子秘密图像含有大量原图信息的问题,又降低了传统加密方案密钥丢失、被窃的风险.最后从该方案的计算速度、抗统计分析等方面对其进行分析.结果表明,该方案密码学特性良好,在图像加密领域有着广泛的应用前景.
    • 张坚; 万显荣; 刘玉琪
    • 摘要: Cancellation of clutter is one of the key signal processing techniques in passive radar.Sliding extensive cancellation algorithm (ECA-S) has broken through the limitations of extensive cancellation algorithm batches (ECA-B) in the number of batches during realdata processing.By adding a sliding window to each segmented signal,a sufficient integrated time is ensured while the number of batches is increased,and a batter filtering effect is obtained.However,this improvement is achieved at the cost of increasing the space and time complexity.Considering the advantages of graphic processing unit (GPU) in high memory throughput,parallel processing,and computationally intensive problem,this paper proposes a parallel realization of ECA-S algorithm based on GPUs.The experimental results verify the effectiveness of the proposed algorithm.It also meets the demands of real-time processing.%杂波抑制是外辐射源雷达信号处理中的关键技术之一.ECA-S算法突破了ECA-B算法在实际数据处理中对分段数的限制,通过给每段分段信号增添滑窗,在增加分段数的同时保证了足够的积累时间,具有更好的滤波效果,但这一改进效果是以增大空间和时间复杂度为代价而得到.结合图形处理器(GPU)数据吞吐量大、并行处理简单、适宜解决计算密集型问题的特点,提出一种适用于GPU处理的ECA-S时域杂波抑制并行实现方法.实测数据验证了该算法的有效性,并满足实时处理的需求.
    • 赵美婷; 刘轶; 刘锐; 宋凯达; 钱德沛
    • 摘要: HOG features are a simple and efficient feature descriptor commonly used for object detection.It is widely used in pedestrian detection and other fields.However,they face severe performance challenges when dealing with massive images.One of the solutions is to speed up the pedestrian detection algorithm in the context of mass images by using the Sunway SW26010 processor nodes of the Sunway-TaihuLight supercomputer.We propose two methods of parallel implementation:one method is that a processor processes 4 images simultaneously,and the other is that 256 images are processed at the same time.Through a large number of serial and parallel processing experimental tests,the results show that the first parallel implementation method can be used to process high-resolution images and the speedup can reach up to 83;the second parallel implementation method can be used to process low-resolution images and the maximum speedup is 95.The results on multi-node processors show that our parallel implementation methods have good scalability.%HOG特征是一种简单高效的常用来进行物体检测的特征描述子,广泛应用于行人检测等领域,然而在处理海量图片时却面临着严峻的性能挑战.解决方法之一就是通过使用“神威太湖之光”超级计算机的处理器节点对海量图像背景下的行人检测算法进行加速.主要采用了两种并行方案:一种是一个处理器同时处理4张图片,另一种是同时处理256张图片.大量的串行和并行处理的实验测试结果表明,对高分辨率多幅图像的并行处理可采用第一种方案,加速比可达83倍;对低分辨率图像可采用第二种方案,加速比最高可达到95.两种并行设计方案在“神威太湖之光”的多处理器节点上具有很好的可扩展性能.
    • 张保宁; 葛伟; 王镇
    • 摘要: 由于寄存器文件严重影响可重构密码处理器的性能和面积,为了实现高性能和低面积消耗的密码处理器,提出了一种高效的分布式跨域寄存器结构.通过分析不同分组密码的算法特点,设计了统一的多端口访问结构——分布式跨域寄存器文件.针对全局寄存器文件和局部寄存器文件不同的算法需求,在TSMC 40 nm CMOS工艺下,采用不同设计参数分别完成电路实现并与类似结构做比较.实验结果显示,所提出的分布式跨域寄存器结构能够有效地提升单位面积的性能,其中单位时间分组密码性能提升了17.79%,单位面积时间分组密码性能提升了117%.%Due to the fact that the register files seriously affect the performance and area of coarse-grained reconfigurable cryptographic processors, an efficient structure of the distributed cross-domain register file is proposed to realize a cryptographic processor with a high performance and a low area cost. In order to meet the demands of high performance and high flexibility at a low area cost, a union structure with the multi-ports access structure, i, e., a distributed cross-domain register file, is designed by analyzing the algorithm features of different ciphers. Considering different algorithm requirements of the global register files and local register files, the circuit design is realized by adopting different design parameters under TSMC ( Taiwan Semiconductor Manufacturing Company) 40 nm CMOS(complementary metal oxide semiconductor) technology and compared with other similar works. The experimental results show that the proposed distributed cross-domain register structure can effectively improve the performance of the unit area, of which the total performance of block per cycle is improved by 17.79% and performance of block per cycle per area is improved by 117%.
    • 田野; 佟皓萌
    • 摘要: In order to ensure the reliability of data communication, the certain error detection and error correction mode must be used. Cyclic redundancy check code(CRC) as a kind of block code, has a certain function of error detection. The CRC-32 check code is used in the last 4 bytes of frame along with the Ethernet frame transmission. CRC realization methods are classified into serial and parallel, due to the parallel mode can handle 8 bits in a clock cycle, and it is in line with Gigabit Ethernet GMII interface protocol, so the generation and validation of Gigabit Ethernet CRC check code often use parallel algorithm. This paper studied CRC serial algorithm and parallel algorithm, and conducted simulation of the two using Modelsim. The consistency and efficiency of the two are compared, and the parallel implementation of the CRC-32 check code is more suitable for Gigabit Ethernet.%为了保证数据通信的可靠性,要使用一定的检错和纠错方式。循环冗余校验码(CRC)作为一种分组码,具有一定的检错功能。以太网传输帧中使用的是CRC-32校验码作为以太帧的最后4个字节,同以太帧一起传输。CRC的实现方式分为串行方式和并行方式,由于并行方式一个时钟周期内可以处理8个bit,与千兆以太网的GMII接口协议相符合,故千兆以太网的CRC校验码的生成和校验中常使用并行算法实现。本文研究了CRC校验码的串行实现算法和并行实现算法,并且用modelsim进行了二者的仿真,比较二者结果的一致性和实现效率,说明了CRC-32校验码的并行实现算法更适合使用于千兆以太网中。
  • 查看更多

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号