多处理器

摘要： 针对当前国产化平台下系统抖动引起的多通道输出视频卡顿、跳帧等异常现象,提出基于CCW对齐机制的多处理器视频对齐方法,实现了同一脉组的多波束数据顺序输出,完成多通道视频数据的时间对齐和空间对齐,解决了在雷达信号处理器抖动和链路不稳时出现的输出异常现象。测试结果表明该方法在多处理器视频对齐中效果较好,满足国产化平台的实际工程需求,有良好的推广和应用价值。

摘要： 为提高混合临界系统实时调度有效性,提出基于最优虚拟截止日期的多处理器混合时序调度算法.将现有非抢占最早截止时间可调度性测试算法推广到混合临界多处理器系统,引入时序保证技术,确保系统在两个不同临界值间过渡;将所提可调度性测试扩展到混合临界系统,利用系统级截止期缩减参数控制,设计最优虚拟截止日期分配策略.仿真结果表明,采用最优虚拟截止时间分配策略可调度性测试可发现大量额外可调度任务集,实现混合临界多处理器非抢占调度性能提升.

摘要： 飞行试验中机载测试系统的不断网络化,要求其计算与测试平台在确保其可靠性的前提下同时提升平台的实时计算能力。因此,针对计算平台上通常搭载的μC/OS-Ⅱ嵌入式操作系统内核,开发支持多处理器多任务的实时动态优先级调度算法。采用对任务优先级的加权动态调整和对同优先级任务引入时间片轮转调度算法,通过改写原μC/OS-Ⅱ系统内核增加链表结构、增加时间片调度算法、改进时钟函数,最终达到提升平台多任务实时调度的要求。最后在硬件平台STM32F103RB上实验测试证明应用该算法的μC/OS-II嵌入式操作系统内核在平台运行正常,且缩短了系统实时响应时间,提升了多处理器时间片的利用率。

摘要： 9月2日凌晨,英伟达正式发布了基于Ampere架构的全新一代GeForce RTX 30系列显卡,首次亮相包括GeForce RTX 3090、GeForce RTX 3080和GeForce RTX 3070三款型号。英伟达官方宣称,GeForce RTX 30系列显卡和Ampere架构基于英伟达最先进的技术和二十多年的图形研发成果。其中包括全新的流式多处理器、第二代RT Cores、第三代Tensor Cores、NVIDIA RTX IO、新一代工艺技术、全球最快显存。

摘要： 近期,华硕推出了多款在做工、功能上得到加强的TUF GAMING系列B450主板,如最近刚发布的TUF GAMING B450M-PROⅡ。该主板采用Micro-ATX小板设计,虽然其芯片组采用的是主流的B450产品,但这款主板却拥有比不少400系主板更好的处理器可升级性、兼容性。在之前的400系主板中,一些产品无法完整地支持从第一代到第三代锐龙处理器,原因是它们只采用了128Mb(16MB)容量的BIOS,容量有限。所以为了能让主板能完整地支持各代锐龙处理器,更为支持即将上市的AMD Zen 3做准备,在TUF GAMING B450M-PROⅡ主板上,它采用了一颗来自Winbond的BIOS SPI Flash芯片,其容量达到256 M b(32MB),能实现对更多处理器的支持。

摘要： The multi-processor control system requires strict timing for power supply, and chip processors are also very sensitive to the fluctuation of power supply voltage.The multi-processor control system provides high performance with high power consumption, and the load of different chips are not the same.In the paper, a complex power management system based on FPGA is studied, which can satisfy the stringent power timing requirement of multiprocessor control system.It dynamically adjusts the core voltage of the chip with load, and monitors the input and output voltage of the power supply system whether there is over-current, under-voltage or overvoltage.%多处理器控制系统对电源时序要求比较严格,而且各处理器芯片对供电电压的波动也十分敏感.多处理器控制系统在提供高性能的同时带来较大的功耗,而且不同芯片的负载也不完全相同.本文研究基于FPGA的复杂电源管理系统,能够满足多处理器控制系统严格的电源时序要求,芯片核心电压随负载动态微调以及对电源系统输入输出的过压、欠压和过流进行监视.

摘要： 倒排索引在搜索引擎检索系统中有很广泛的应用前景.而随着互联网各种数据的不断聚集,单处理器早已无法满足对数据的处理.文章介绍了基于Map/Reduce框架下通过多节点实现多个文本的倒排索引技术,详细阐述了在多处理器下倒排索引实现的原理.并根据目前倒排索引在各大搜索引擎的应用状况,结合在试验中获得的相关数据,进一步探索了在Map/Reduce框架下倒排索引文本的有效性和效率.

摘要： 多处理器任务调度问题是NP完全问题,现有的算法主要是启发式算法,性能还有待提高.本文基于布谷鸟搜索算法,提出一种新的调度算法.该算法以全部任务的最晚完成时间最小为目标,利用基于任务优先权的编码方式使连续的布谷鸟搜索算法适用于离散的多处理器任务调度问题.实验结果表明,CS算法不仅求解质量高,而且求解速度最快,执行时间与目前广泛采用的GA算法和PSO算法相比缩短超过60％.

摘要： 异构多处理器片上系统在单芯片上集成了多种指令集处理器,可完成复杂完整的功能,在视频处理与识别、网络多媒体以及嵌入式系统等应用领域前景广阔。任务映射与调度是异构多处理器片上系统设计的关键问题之一。本文介绍了异多处理器片上系统,从调度算法分析方面着重探讨了国内外近年来异构多处理器片上系统任务调度的研究进展,分析了当前亟待解决的问题与下一步主要的研究方向,可为异构多处理器片上系统任务调度相关研究提供参考

摘要： 本文设计了一种采用了FPGA+DSP的系统框架的信号处理机,由3个核心处理器协同工作共同完成了多通道多普勒信号的目标检测和方位识别等功能.该信号处理机在实现频域目标检测功能的同时实现了八象限的方位识别功能,能够提高引战配合效率.多处理器的分层设计保证了该信号处理机的实时性和灵活性,是一个具有较强的可扩展性信号处理开发平台.

摘要： IC 技术发展及其制造工艺的进步大幅提升了处理器的性能，但同时也给多处理器系统电路设计引入了诸如信号完整性、功耗与散热、电磁兼容性(EMC)等问题。针对这一问题，提出了一种电、热、力多学科综合仿真方法；并通过雷达信号处理机的设计实例，详细描述了功耗、信号完整性、热、EMC 等仿真环节，为多处理器的系统电路设计与仿真提供了重要参考。实践表明，通过电路设计不同阶段中多种EDA 仿真工具的综合运用，该方法可显著改善系统电路性能并提高设计的成功率。

摘要： IC 技术发展及其制造工艺的进步大幅提升了处理器的性能,但同时也给多处理器系统电路设计引入了诸如信号完整性功耗与散热电磁兼容性、(EMC)等问题针对这一问题,提出了一种电、热、力多学科综合仿真方法；并通过雷达信号处理机的设计实例,详细描述了功耗信号、完整性热、EMC等仿真环节,为多处理器的系统电路设计与仿真提供了重要参考实践表明。通过电路设计不同阶段中多种EDA 仿真工具的综合运用,该方法可显著改善系统电路性能并提高设计的成功率。

摘要： 首先针对多处理器嵌入式系统特点，提出了基于硬件芯片和模块功能的配置项划分方法;其次从第三方测试角度，提出了配置项级与系统级相结合的软件测试策略;在此基础上，提出了在线仿真测试、整机模拟测试、目标机测试等相结合的测试方法。测评实践表明，所提出的测试策略和方法能更为有效地提高多处理器嵌入式软件的测试质量。

摘要： 改进型混合调度算法通过缩减信息传输的截止期,可以使信息在CAN总线构成的多处理器网络上传输时延大为减少；同时构建网络控制系统的反馈调度模型,通过调节基本采样周期,调度信息传输,能使网络窄闲时间始终保持在合理状态,减少网络信息的堵塞和时延,提高网络的利用率。这些研究对多处理器网络控制系统的动态性能有较大改善。

摘要： 本文介绍了基于多处理器架构的高性能手持式声学分析仪,采用双核采集技术实现160dB超宽量程的测量,采用全数字化实时处理完成声级和频谱等计算功能,并设计了全触屏操作的简明人际交互界面,代表了手持式振动声学测量仪器的最新技术发展趋势之一.

摘要： 本文采用Mortar谱元法和多处理器并行计算技术模拟了Kelvin-Helmhtz界面不稳定性湍流的混合发展过程,通过对混合层动量厚度、能谱和总动能的计算,评估了Kelvin-Helmhtz混合层的演化机理。计算结果表明:三维Mortar谱元法可以有效混合层流动的湍流混合和演化,能够捕捉到涡的合并现象和大涡到小涡的级联过程。

摘要： 中间件技术是软件化雷达的关键技术之一,它对具体硬件平台的控制主要利用基于RTOS的接口实现.雷达信号处理系统中,还特别要求基于RTOS的应用系统能够实现高速数据处理和数据传输.本文介绍了在雷达信号处理系统的多DSP处理平台上基于一种RTOS-VDK的程序开发流程及通信接口的驱动开发.在此基础上,实现并测试了基于VDK的雷达信号处理系统的高速数据传输机制.结果表明,基于VDK的数据通信机制的效率能够达到了与完全人工开发相当的水平,这为基于VDK的软件雷达中间件的深入开发提供了基础,并对基于VDK的多DSP雷达信号处理系统具有一定的参考意义.

摘要： 一种系统包括第一处理器(12)、第二处理器(14)、被耦合到第一处理器的第一时钟(54)、以及被耦合到第一处理器和第二处理器的第三时钟(56)。第一处理器包括被耦合以接收第三时钟的调试电路(58)、被耦合以接收第一时钟的同步电路(48、43)，其中，同步电路接收用于进入调试模式的第一请求，并提供第一同步调试进入请求信号(51或25)，并且其中，所述第一同步调试进入请求信号相对于第一时钟是同步的；以及输入端，其用于从第二处理器接收第二同步调试进入请求信号(27)，其中，第一处理器等待进入调试模式，直至第一同步调试进入请求信号和第二同步调试进入请求信号两者被断言。

摘要： 本发明通过实现考虑了系统特性的资源分配来实现分区分割的最优化，从而提高了系统整体的处理性能。因此，在本发明的系统管理部(30)中，根据与多个资源相互间的距离相关的距离信息和多个资源相互间的数据移动频率，计算出针对各分区的多个资源的最佳分配，并借助于多个分区管理部(21、22)来将多个资源分配给多个分区(P1、P2)，以使成为该最佳分配的状态。

摘要： 本发明涉及一种用于从需要执行功能的委托处理器(200)向执行这些功能的受托处理器(202)传送数据的方法，基于与此功能相关联的功能标识符和执行参数来执行这些功能，其中由委托处理器(200)提供此标识符和这些参数，其特征在于在受托处理器执行另一功能的同时，委托处理器(200)访问受托处理器(202)的内部寄存器库(216)，以在这些寄存器中存储与要执行的功能相关联的参数。

摘要： 本发明基于这样一种思想，即通过为每一处理器引入通信装置以有效地把数据处理系统中的通信硬件(例如总线和存储器)和计算硬件(例如处理器)分开。通过引入这一分离，处理器可以集中于执行它们功能特定的任务，同时通信装置对各处理器提供通信支持。因此给数据处理系统提供了计算层、通信支持层和通信网络层。计算层包括第一和至少一个第二处理器，用于处理数据对象流。第一处理器把一个流中的一些数据对象传送给第二处理器，后者然后可以处理这些数据对象。通信网络层包括存储器和用于链接第一处理器和第二处理器与所述存储器的通信网络。通信支持层安排在计算层和通信网络层之间，包括为计算层中的每一第二处理器所用的一个通信装置。每一第二处理器的该通信装置控制在所述第二处理器和存储器之间通过通信网络层中的通信网络所进行的通信。

摘要： 本发明涉及多处理器系统、多处理器控制方法、以及多处理器集成电路。在多处理器系统中，一般被分配了更多的量的任务的处理器与被分配了更少的量的任务的处理器相比，有与其他被分配了任务的处理器之间的通信量变多的倾向。因而，为使各处理器能够高效率地进行路由处理，对于第1处理器、和与第1处理器相比直接连接的处理器之中被分配了任务的处理器的数量较少的第2处理器进行任务的分配，以使得对第1处理器分配的任务的量在对第2处理器分配的任务的量以上。

摘要： 减少由于临时启动多个处理器中耗电大的处理器而产生的电力消耗。多处理器系统(1)包括：执行第一指令代码的第一处理器(141)；执行第二指令代码的第二处理器(151)；将第二指令代码转换为第一处理器(141)能够执行的指令代码的虚拟操作平台(130)；以及控制第一处理器(141)以及第二处理器(151)的至少其中之一处理器的工作电源控制电路(170)；虚拟操作平台(130)在电源控制电路(170)抑制第二处理器(151)的工作时，将第二指令代码转换为第一处理器(141)能够执行的指令代码，第一处理器(141)执行转换的指令代码。

摘要： 一种处理器代用品(320/520)，调适成用于多处理器数据处理系统(300/500)的处理节点(S1)，该多处理器数据处理系统(300/500)具有用对应的通信链路耦接在一起并耦接至多个输入/输出装置(330、340、350/530、540、550、560)的多个处理节点(P0、S1)。处理器代用品(320/520)包括第一埠(372、374/620、622)、第二埠(382、384/630、632)、以及互连电路(390、392/608、612、614)。该第一埠(372、374/620、622)包含第一组集成电路端子，该第一组集成电路端子系调适成耦接至用于耦接多个处理节点(310、320/510、520)的(P0)的第一外部通信链路(370/590)。该第二埠(382、384/630、632)包含第二组集成电路端子，该第二组集成电路端子系调适成耦接至用于耦接至多个输入/输出装置(330、340、350/530、540、550、560)的其中一个(350/550)的第二外部通信链路(380/592)。该互连电路(390、392/608、612、614)耦接于该第一埠(372、374/620、622)与第二埠(382、384/630、632)之间。

摘要： 本发明涉及多处理器系统、多处理器控制方法、以及多处理器集成电路。在多处理器系统中，一般被分配了更多的量的任务的处理器与被分配了更少的量的任务的处理器相比，有与其他被分配了任务的处理器之间的通信量变多的倾向。因而，为使各处理器能够高效率地进行路由处理，对于第1处理器、和与第1处理器相比直接连接的处理器之中被分配了任务的处理器的数量较少的第2处理器进行任务的分配，以使得对第1处理器分配的任务的量在对第2处理器分配的任务的量以上。

摘要： 减少由于临时启动多个处理器中耗电大的处理器而产生的电力消耗。多处理器系统(1)包括：执行第一指令代码的第一处理器(141)；执行第二指令代码的第二处理器(151)；将第二指令代码转换为第一处理器(141)能够执行的指令代码的虚拟操作平台(130)；以及控制第一处理器(141)以及第二处理器(151)的至少其中之一处理器的工作电源控制电路(170)；虚拟操作平台(130)在电源控制电路(170)抑制第二处理器(151)的工作时，将第二指令代码转换为第一处理器(141)能够执行的指令代码，第一处理器(141)执行转换的指令代码。

摘要： 一种处理器代用品(320/520)，调适成用于多处理器数据处理系统(300/500)的处理节点(S1)，该多处理器数据处理系统(300/500)具有用对应的通信链路耦接在一起并耦接至多个输入/输出装置(330、340、350/530、540、550、560)的多个处理节点(P0、S1)。处理器代用品(320/520)包括第一埠(372、374/620、622)、第二埠(382、384/630、632)、以及互连电路(390、392/608、612、614)。该第一埠(372、374/620、622)包含第一组集成电路端子，该第一组集成电路端子系调适成耦接至用于耦接多个处理节点(310、320/510、520)的(P0)的第一外部通信链路(370/590)。该第二埠(382、384/630、632)包含第二组集成电路端子，该第二组集成电路端子系调适成耦接至用于耦接至多个输入/输出装置(330、340、350/530、540、550、560)的其中一个(350/550)的第二外部通信链路(380/592)。该互连电路(390、392/608、612、614)耦接于该第一埠(372、374/620、622)与第二埠(382、384/630、632)之间。