首页> 外国专利> Recovery mechanism for L1 data cache parity errors

Recovery mechanism for L1 data cache parity errors

机译:L1数据高速缓存奇偶校验错误的恢复机制

摘要

A method of handling a cache error (such as a parity error), which allows a software recovery, by reporting the error using an unrelated system resource, such as an interrupt service, and particularly a data storage interrupt. The parity error can be reported by generating a data storage interrupt and using the data storage interrupt status register (DSISR) to indicate that the data storage interrupt is a result of the parity error. The context of the processor can be fully synchronized while handling the parity error.
机译:一种处理高速缓存错误(例如奇偶校验错误)的方法,该方法通过使用不相关的系统资源(例如中断服务,尤其是数据存储中断)报告错误,从而允许软件恢复。可以通过生成数据存储中断并使用数据存储中断状态寄存器(DSISR)来指示奇偶校验错误,以指示数据存储中断是奇偶校验错误的结果。处理奇偶校验错误时,处理器的上下文可以完全同步。

著录项

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号