首页> 外国专利> Method of forming ladder-type gate structure for four-terminal SOI semiconductor device

Method of forming ladder-type gate structure for four-terminal SOI semiconductor device

机译:用于四端子SOI半导体器件的梯形栅极结构的形成方法

摘要

A ladder-type gate structure for a silicon-on-insulator (SOI) four-terminal semiconductor device is disclosed. The structure includes a gate having a first and second portion, a body region, which is under the first portion of the gate, a body contact, which is adjacent to the second portion of the gate, and a plurality of body contacts connecting the body region to the body contact through a drain region. The gate structure provides an independently controlled body region and includes a substantially uniform voltage across the body region in the SOI semiconductor device.
机译:公开了一种用于绝缘体上硅(SOI)四端子半导体器件的梯型栅极结构。该结构包括具有第一和第二部分的闸门,在闸门的第一部分下方的主体区域,与闸门的第二部分相邻的主体触点以及连接该主体的多个主体触点。通过漏极区域与身体接触的区域。栅极结构提供独立控制的主体区域,并且在SOI半导体器件中的主体区域上包括基本均匀的电压。

著录项

  • 公开/公告号US7101745B2

    专利类型

  • 公开/公告日2006-09-05

    原文格式PDF

  • 申请/专利权人 PAUL A. HYDE;

    申请/专利号US20040003717

  • 发明设计人 PAUL A. HYDE;

    申请日2004-12-03

  • 分类号H01L21/336;H01L21/84;

  • 国家 US

  • 入库时间 2022-08-21 21:41:48

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号