首页> 外国专利> Blocking dielectric engineered charge trapping memory cell with high speed erase

Blocking dielectric engineered charge trapping memory cell with high speed erase

机译:通过高速擦除来阻止介电工程电荷陷阱存储单元

摘要

A band gap engineered, charge trapping memory cell includes a charge trapping element that is separated from a gate by a blocking layer of metal doped silicon oxide material having a medium dielectric constant, such as aluminum doped silicon oxide, and separated from the semiconductor body including the channel by an engineered tunneling dielectric.
机译:一种带隙工程电荷捕获存储器单元,包括电荷捕获元件,该电荷捕获元件通过具有中等介电常数的金属掺杂的氧化硅材料(例如铝掺杂的氧化硅)的阻挡层与栅极隔离,并与包括通过工程隧穿电介质形成通道。

著录项

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号