减少包覆模制IC封装中的翘曲的方法

摘要

本发明揭示一种在用于半导体封装的衬底的表面上的虚设电路图案，所述虚设电路图案包含具有一长度的直线段，所述长度经控制以便在所述线段内不产生高于所需应力的应力。所述虚设电路图案可由线形成，或者由邻接或间隔的例如六角形的多边形形成。所述虚设电路图案的若干部分还可形成为具有随机选择的定向、大小和位置。