LDPC前向纠错解码器及其降低功耗的方法

摘要

本发明公开了一种LDPC前向纠错解码器，包括8个并联的FEC处理模块，每个FEC处理模块内包括LDPC解码模块和BCH校验模块，所述8个LDPC解码模块同时进行解码操作，任一LDPC解码模块在解码时对信息比特进行硬判并进行BCH校验；在LDPC解码模块、BCH校验模块中分别插入的门控时钟单元；通过所述门控时钟单元，根据门控时钟策略，在满足停止时钟的条件时，停止相应模块的时钟。本发明还公开了一种降低前向纠错解码器功耗的方法，包括BCH校验策略、LDPC停止迭代策略、N-1策略。本发明能够有效降低前向纠错解码器的功率消耗。