Low Power QC-LDPC Decoder Based on Token Ring Architecture

机译：基于令牌环架构的低功耗QC-LDPC解码器

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Mateusz Kuc; Wojciech Sułek; Dariusz Kania;
展开▼
作者单位

展开▼
年度 2020
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Trellis-Based QC-LDPC Convolutional Codes Enabling Low Power Decoders [J] . Pisek Eran, Rajan Dinesh, Cleveland Joseph R. Communications, IEEE Transactions on . 2015,第6期

机译：基于格子的QC-LDPC卷积码可实现低功耗解码器
2. Area-Efficient QC-LDPC Decoder Architecture Based on Stride Scheduling and Memory Bank Division [J] . Bongjin KIM, In-Cheol PARK IEICE Transactions on Communications . 2013,第7期

机译：基于步长调度和存储库划分的高效区域QC-LDPC解码器架构
3. Reduced-complexity local switch based multi-mode QC-LDPC decoder architecture for Gbit wireless communication [J] . Ajaz S., Lee H. Electronics Letters . 2013,第19期

机译：用于Gbit无线通信的基于复杂度降低的本地交换机的多模式QC-LDPC解码器架构
4. Flexible Low-Complexity Decoding Architecture for QC-LDPC Codes [C] . Nan Jiang, Kewu Peng, Zhixing Yang The 11th IEEE International Conference on Communications Systems(第11届电子和电气工程师协会国际通信系统会议)(IEEE ICCS 2008)论文集 . 2008

机译：QC-LDPC码的灵活的低复杂度解码架构
5. High throughput low power decoder architectures for low density parity check codes. [D] . Selvarathinam, Anand Manivannan. 2005

机译：用于低密度奇偶校验码的高吞吐量低功耗解码器体系结构。
6. A Biomimetic Adaptive Algorithm and Low-Power Architecture for Implantable Neural Decoders [O] . Benjamin I. Rapoport, Woradorn Wattanapanitch, Hector L. Penagos, -1

机译：植入式神经解码器的仿生自适应算法和低功耗架构
7. SWIFT: A Low-Power Network-On-Chip Implementing the Token Flow Control Router Architecture With Swing-Reduced Interconnects [O] . Postman Jacob, Krishna Tushar, Edmonds Christopher, 2013

机译：sWIFT：低功耗片上网络实现具有摆动减少互连的令牌流控制路由器架构

Low Power QC-LDPC Decoder Based on Token Ring Architecture

著录项

引文网络

相似文献

相关主题

期刊订阅