闪存装置的页面缓冲器电路及其操作方法

摘要

本发明提供一种闪存装置的页面缓冲器电路，其包括分别连接至预定数目的位线并且也连接至一Y门电路的多个页面缓冲器，所述多个页面缓冲器响应于位线控制信号、位线选择信号和控制信号而同时执行读取操作或编程操作。页面缓冲器电路中所包括的页面缓冲器中的每一个分别选择性地获得对连接至预定数目的位线的存储单元之一的存取。因此，可减少感测节点之间的耦合电容成分，且可缩小总芯片尺寸。