在基于处理器的系统中将功率轨选择性耦合到存储器域

摘要

本发明揭示在基于处理器的系统中将功率轨选择性耦合到存储器域以便减少或避免在逻辑域中提供既定去耦电容的需要。为了避免或减少在逻辑域中提供额外既定去耦电容以减缓逻辑功率轨上的电压下降，提供功率轨选择电路。所述功率轨选择电路配置成在逻辑功率轨可满足存储器阵列的最小操作电压时将存储器域耦合到所述逻辑功率轨。所述存储器阵列的所述额外固有去耦电容耦合到所述逻辑功率轨。然而，如果所述逻辑功率轨的所述操作电压在所述逻辑域不需要较高操作功能性时按比例缩小到低于所述存储器阵列的所述最小操作电压，那么所述功率轨选择电路配置成将所述存储器域耦合到单独的存储器功率轨。