高速零直流功耗可编程逻辑器件结构

摘要

一种可编程逻辑器件(PLD)结构包括多个PLD一位逻辑单元(图3)。每个一位逻辑单元由所有的CMOS逻辑器件组成，包括可编程单元装置(330-333)、可设定锁存器(320-323)、信号通路装置(360A，360B)和输出逻辑门(350)。信号通路装置耦合之单元装置、可设定锁存器和输出逻辑门，以造成正反馈来改善速度和抗噪声度。每个一位逻辑门是一个基本的积木式部件(402-408)，用于构造积木化的低功耗、高速、零直流电流、高抗噪声度的可编程逻辑器件(PLD)(700)它包括按行与列排列的用于寻址的字线(pwd)和位线(vcol，pcol)的阵列、OR门阵列(740)以及多个输出逻辑电路(750)。