芯片存储器写操作时序路径自适应调节方法及装置

摘要

本发明提供一种芯片存储器写操作时序路径自适应调节方法和装置，写控制存储器单元输出写命令和写数据给存储器单元进行读操作,同时在写命令的一个周期后将原始写完成指示位设置为有效；所述存储器单元输出原始写完成指示位；所述原始写完成指示位分别经一级延迟一个周期和经两级延迟两个周期得到延迟一个周期后的写完成指示位和延迟两个周期后的写完成指示位；根据工作时钟频率判断的结果进行通路选择操作,将所述原始写完成指示位、所述延迟一个周期后的写完成指示位以及所述延迟两个周期后的写完成指示位这三个输入中的一路选为写完成指示位，从而实现根据运行频率自动调节时序路。