三维芯片中硅通孔容错技术与存储器堆叠方法研究

摘要

随着纳米级、亚纳米级制造工艺的发展，集成电路的性能迅速提高，传统的芯片设计思想和理念，已经无法满足当前制造行业的发展和集成电路市场的需求，芯片设计行业遇到了前所未有的严峻挑战。三维集成电路的提出，给集成电路行业带来了一个新的研究方向。与传统的二维平面集成电路相比，三维集成电路有着更高的芯片集成度、更密集的布线和更高的性能，被认为是一种很有发展前景的集成电路制造技术。然而，人们对三维集成电路技术的研究还处于初级阶段。无论是理论研究，还是实际应用，也都还面临这诸多问题。
　　硅通孔(Through Silicon Vias，TSVs)作为三维芯片中各层之间的互连线，在整个系统中扮演着极为重要的角色。由于目前制造工艺水平的限制等因素，电路中的TSVs出现故障在所难免，如何修复故障TSVs，保证系统在出现故障时依然能够正常可靠运行，是目前行业研究的重点之一。本文提出了基于互连线线长导向的TSVs分布容错结构设计。根据不同的电路特点，将整个芯片按照信号TSVs的数量分成若干区域，在每个区域中再分配冗余TSVs修复故障，完成容错。基于互连线线长导向的TSVs分布更加符合实际情况;划分区域分配冗余TSVs的方法，有效避免了电路中TSVs密度较高区域线路复杂导致故障难以修复的问题;较短的布线和较低的传输延迟，也降低了整体芯片的功耗。
　　存储器作为集成电路中应用最为广泛的系统之一，是当前行业内的研究热点。更高的集成度、更小的功耗以及更强的性能，都是各大生产厂商竞相追逐的目标。三维堆叠存储器已经作为三维集成电路的先驱大规模量产。存储器的修复问题，一直是行业研究的热点和难点。本文提出了一种基于相邻层的冗余共享修复策略，每层芯片与其上下相邻层之间均通过TSVs连接共享冗余，替换修复故障单元。在此基础上提出了一种新的堆叠方法，将故障数目较多的芯片与较少的交替堆叠，最终形成的堆叠结构中，故障数目较多的芯片均能从相邻层获取冗余。所提方法的硬件开销较小，而且由于每层芯片均能利用相邻上下层的冗余来修复自身故障单元，更加有效地利用了冗余单元，提高了成品率。

目录

声明

致谢

摘要

第一章 绪论

1．1 故障概述

1．1．1 故障分类

1．1．2 降低故障的措施

1．2 容错技术概述

1．2．1 静态容错技术

1．2．2 动态容错技术

1．3 三维集成电路的发展

1．4 研究意义

1．5 国内外研究现状

1．6 本文内容概况

第二章 三维集成电路概述

2．1 三维集成电路提出的背景

2．2 三维集成电路的特点

2．3 三维集成电路的堆叠

2．4 三维集成电路的测试流程

2．5 三维集成电路面I晦的问题和挑战

2．6 本章小结

第三章 一种三维堆叠集成电路7TSVs容错设计

3．1 3D SICs的制造过程

3．1．1 TSVs制造

3．1．2 晶圆绑定

3．2 TSV故障

3．3 TSVs冗余方案简介

3．4 3D SICs中TSVs的失效率分析

3．5 TSVs容错方案及结构

3．5．1 区域划分及冗余分配

3．5．2 TSVs修复网络建立

3．5．3 故障修复

3．6 实验结果及分析

3．7 本章小结

第四章 基于相邻多层冗余共享的三维存储器堆叠方法

4．1 背景介绍

4．1．1 三维堆叠存储器结构

4．1．2 存储器修复

4．2．1 冗余共享结构

4．2．2 芯片堆叠策略

4．3 实验结果及分析

4．4 本章小结

第五章 总结与展望

5．1 总结

5．2 展望

参考文献

攻读硕士学位期间的学术活动及成果情况