一种半导体器件可靠性测试结构的保护电路及保护方法

摘要

本发明涉及一种半导体器件可靠性测试结构的保护电路及保护方法，所述电路包括：待测MOS器件；串联设置的保护二极管以及熔丝结构；其中所述保护二极管的负极与待测MOS器件的栅极相连，所述保护二极管的正极与所述熔丝结构的一端相连，所述熔丝结构的另一端接地。本发明的保护电路既能消除在制造工艺阶段产生的等离子体损伤的影响，又能保证在后续的器件测试阶段消除所述保护电路对可靠性测试的影响。在MOS器件的制造工艺期间，所述熔丝结构相当于一个电阻丝，使得保护二极管起到消除工艺期间的等离子体损伤的作用。当制造完毕进入后续MOS器件测试阶段时，通过施加脉冲应力将所述熔丝结构断开，避免对所述可靠性测试结果造成影响。