双端口SRAM的时序控制电路

摘要

本发明公开了一种双端口SRAM的时序控制电路，单元结构对应的两条位线节点和地之间分别串联有3个NMOS管。NMOS管的栅极分别连接对应的字线、脉冲信号和时间控制信号。各脉冲信号由对应时钟信号输入到第一脉冲产生器中分别形成。地址信号通过地址锁存器后输入到地址比较器中进行比较并输出地址比较结果到时间控制信号产生器中，脉冲信号进行与运算后输入到时间控制信号产生器中并输出时间控制信号；两个地址信号相同时地址比较结果为1；不同时，地址比较结果为0；两个脉冲信号的与结果为0时，时间控制信号为1；两个脉冲信号的与结果为1时，时间控制信号为地址比较结果的反相信号。本发明能降低SRAM操作功耗且不影响读可靠性。