纳米级下SRAM时序控制电路的鲁棒性研究

摘要

随着移动通信技术，3D技术，GPS导航技术，高速无线网络技术的迅速发展，推动了现代集成电路设计追求更高的工艺水平。片上系统中嵌入式的Memory等存储器已成为芯片设计的重要组成部分，预计到2017年片上Memory面积的百分比将达到90％以上。片上存储器面积的增加、工艺偏差的增加以及电源电压降低都使得片上存储器的设计面临巨大的挑战。
　　静态随机存储器(简称:SRAM)因其高速、低功耗的特性被广泛应用于手机，个人电脑等电子产品，因此，SRAM的性能将直接影响到SOC芯片的性能。晶体管阈值电压(Vth)的工艺偏差将对SRAM的稳定性和访问时间造成很大的影响。针对这一问题，本文深入研究了工艺、电压、温度(简称:PVT)对于SRAM稳定性的影响并提出了两种更加有效的改进技术，主要内容如下:
　　首先介绍了SRAM主要的几大结构，包括存储阵列、灵敏放大器、译码器、读写控制电路等结构，并重点介绍了存储阵列结构以及灵敏放大器的工作原理，然后分析了SRAM读操作的原理。接着介绍了两种时序控制技术（反相器链延时技术和传统复制位线技术），并对这两种技术进行了对比，得出了复制位线技术更有优势的结论。
　　接着介绍了近年来国内外的研究人员对SRAM时序控制电路进行的一些改进设计，重点介绍分析了其中的3种设计方案，分别是:数字复制位线技术、多级双复制位线技术以及双列交错复制位线技术，对它们的结构和原理进行了深入分析，并做了一定的理论推导，并通过蒙特卡罗仿真与传统复制位线技术进行了对比。
　　最后，本文提出了两种改进技术，第一种是双列复制位线技术，第二种是基于自举电路的复制位线技术，在以往的改进设计中，都是从复制位线结构本身来改进，而本文提出的第二种方案从复制位线的外围电路中进行了改进，在不大量增加面积开销的前提下，经仿真结果显示，该方案取得了很好的改善效果。

目录

声明

摘要

第1章 绪论

1．1 研究背景和研究意义

1．1 研究现状

1．2 论文主要研究工作

1．3 论文整体组织结构

第2章 SRAM的读操作以及传统复制位线技术

2．1 SRAM主要架构及工作原理

2．1．1 存储阵列及存储单元

2．1．2 灵敏放大器

2．1．3 SRAM读操作原理

2．2 SRAM时序控制电路

2．2．1 反向器延时链技术

2．2．2 传统复制位线技术

2．3 传统复制位线技术存在的问题

2．4 本章小结

第3章 优化的SRAM时序电路控制技术

3．1 数字复制位线时序控制电路

3．1．1 数字复制位线技术结构及原理

3．1．2 数字复制位线与传统复制位线技术仿真对比

3．1．3 数字复制位线技术存在的问题

3．2 多级双复制位线技术

3．2．1 多级双复制位线技术结构及原理

3．2．2 多级双复制位线与传统复制位线技术仿真对比

3．2．3 多级双复制位线技术存在的问题

3．3 双列交错复制位线技术

3．31 双列交错复制位线技术的结构及原理

3．3．2 双列交错复制位线与传统技术仿真对比

3．3．3 双列交错复制位线技术存在的问题

3．4 本章小结

第4章 基于电流型的改进复制位线技术

4．1 复制位线技术的两种设计结构

4．1．1 电容比率反馈型复制位线

4．2．2 电流比率反馈型复制位线

4．2 双列复制位线技术原理分析

4．3 基于自举电路的复制位线设计分析

4．4 基于自举电路的复制位线技术理论基础

4．4．1 复制位线放电摆幅偏差与电压的关系

4．4．2 电压自举电路的确定及工作原理

4．5 仿真结果分析

4．5．1 双列复制位线的蒙特卡罗仿真结果

4．5．2 基于自举电路的蒙特卡罗仿真结果

4．5．3 电压自举电路中电容大小的讨论

4．6 本章小结

第5章 总结与展望

5．1 总结

5．2 展望

参考文献

致谢

硕士阶段获得的研究成果