多相时钟处理电路和时钟倍频电路

摘要

一种多相时钟处理电路和时钟倍频电路，由多相时钟直接生成倍频时钟。在电路块BL1中，在高电平电位HL和输出端子U1之间，串联连接PMOS晶体管P1和PMOS晶体管P1′，同时在低电平电位LL和输出端子U1之间，串联连接NMOS晶体管N1和NMOS晶体管N1′，在PMOS晶体管P1的栅极上输入时钟信号Ck1的反相信号Ck1B，同时在PMOS晶体管Pl′的栅极上通过反相器IV1输入时钟信号Ck1的反相信号Ck1B，在NMOS晶体管N1的栅极上输入时钟信号Ck2，同时在NMOS晶体管N1′的栅极上通过反相器IV2输入时钟信号Ck2。