利用沟道技术和介质浮栅的每单元8位的非易失性半导体存储器结构

摘要

本申请公开了非易失性半导体存储器，用于存储多至八位的信息。该器件具有：一种导电类型的半导体衬底；在一部分半导体衬底的上面的中央底部扩散区；在底部扩散区上面的第二半导体层；以及左扩散区和右扩散区，其形成在第二半导体层中，与中央底部扩散区隔开，从而在右扩散区和中央底部扩散区之间形成第一竖直沟道。该器件还包括：捕获介质层，形成在半导体衬底、左底部扩散区、中央底部扩散区、右底部扩散区和第二半导体层的暴露部分上；以及形成在捕获介质层上面的字线。并且还公开了利用沟道技术制造这种新颖的单元的方法。