通过微通道集成衬底对GPU-HBM封装进行热管理

摘要

本申请涉及通过微通道集成衬底对GPU‑HBM封装进行热管理。本文公开了具有用于热管理的微通道、微通道模块和/或微流体网络的半导体封装和/或组件以及相关联的系统和方法。所述半导体封装和/或组件可包含与微通道集成的衬底和安置在所述微通道内用于从所述半导体封装和/或组件的存储器装置和/或逻辑装置耗散热量的冷却剂。所述微通道可经配置在所述存储器装置和/或所述逻辑装置下方。

说明书

本申请主张2020年6月24日提交的第63/043,718号美国临时专利申请的权益，所述美国临时专利申请以全文引用的方式并入本文中。

技术领域

本发明技术大体上涉及对例如存储器和处理器之类的半导体组件的热管理，并且若干实施例涉及包含用于热管理的微通道的半导体组件。

背景技术

半导体装置制造商通常寻求制造具有用于计算机、蜂窝电话、寻呼机、个人数字助理和许多其它产品的更高密度的部件的更小、更快和/或更强大的装置。半导体装置产生热量，并且耗散此类热量对于符合高性能装置的性能规范是必要的。由于包含但不限于存储器装置和微处理器的半导体装置具有较大容量和较快性能，因此所产生的热量成为许多产品中的限制因素并且对存储器模块设计提出了挑战。

用于热管理的当前设计集中于降低存储器装置中的热阻并且从半导体装置的顶部耗散热量。例如，许多现有系统具有散热器(例如，导热管、蒸气室)和安装在半导体裸片上方的散热片。然而，即使在使用顶部安装的散热器或散热片时，在一些高性能装置中，耗散的热量也不足以满足性能规范。

发明内容

在一方面，本申请提供一种半导体组件，其包括：衬底，所述衬底包含：安装部分，其包含安装部位，接触点，其与所述安装部位相对应，基底部分，其包含电耦合到所述接触点的端子，以及芯部区，其在所述安装部分与所述基底部分之间；微通道模块，其嵌入所述芯部区中并且包含微通道，其中所述微通道包含第一管道和通过公共导热壁与所述第一管道间隔开的第二管道，其中所述第一管道和所述第二管道在至少大致相同的方向上延伸；以及逻辑装置，其安装在所述模块上方并且电耦合到所述衬底的所述接触点，其中所述微通道经配置以从所述逻辑装置的底部部分移除热能。

在另一方面，本申请提供一种半导体组件，其包括：微通道模块，所述微通道模块包含：安装部分，其包含安装部位，接触点，其与所述安装部位相对应，基底部分，其包含电耦合到所述接触点的端子，以及芯部区，其在所述安装部分与所述基底部分之间，其具有微通道，所述微通道具有第一管道和通过公共导热壁与所述第一管道间隔开的第二管道，其中所述第一管道和所述第二管道在至少大致相同的方向上延伸；以及逻辑装置，其安装在所述模块上方并且电耦合到所述模块的所述接触点，其中所述微通道经配置以从所述逻辑装置的底部部分移除热能。

在另一方面，本申请提供一种形成半导体组件的方法，所述方法包括：相对于衬底的安装部位定位逻辑装置，使得嵌入所述衬底中并且包含微通道的微通道模块在所述逻辑装置下方，以及将所述逻辑装置安装到所述衬底，使得所述逻辑装置电耦合到所述衬底的接触点，其中所述微通道经配置以在操作期间从所述逻辑装置的底部部分移除热能。

附图说明

参照以下图式可更好地理解本发明技术的许多方面。图式中的部件未必按比例绘制。实际上，重点是清楚地说明本发明技术的原理。

图1是根据本发明技术配置的具有微通道的半导体封装的横截面视图。

图2A-B是根据本发明技术的具有微通道的微通道模块的放大横截面视图。

图2C和2E是示出与衬底分离的模块的半导体封装的横截面视图；图2D和2F是示出组装到衬底的模块的半导体封装的横截面视图。

图3A-D是根据本发明技术的微流体网状结构的布局的示意图。

图4A-E是根据本发明技术的在具有微通道的方面具有微通道模块的半导体封装的横截面视图。

图5A和5B是根据本发明技术的在具有微通道的方面具有微通道模块的半导体封装的横截面视图。

图6是包含根据本发明技术配置的半导体封装的系统的示意图。

具体实施方式

存储器模块的热管理提出了挑战，特别是考虑到工业标准模块尺寸的空间限制以及更高容量和更高带宽的存储器装置(例如，高带宽存储器(HBM)装置)产生的高热量。例如，半导体封装可包含印刷电路板(PCB)衬底、包含多个存储器装置(例如，HBM装置)的存储器模块以及逻辑装置(例如，图形处理单元(GPU))。在空间非常宝贵的许多系统(例如，服务器机架)中，存储器模块的顶部上方可能很少有间隙用于热交换结构和冷却气体。因此，常规散热器的性能可能受到限制。

论述具有用于热管理的微通道的半导体装置、封装和/或组件的若干实施例的具体细节。为了在操作期间传送热能远离存储器装置和逻辑装置，可提供各种导热结构，例如半导体装置下方的微通道。半导体装置、封装和/或组件可与微通道集成，并且冷却剂可安置并流动穿过微通道以耗散来自半导体装置、封装和/或组件的热量。

根据本发明技术的半导体装置、封装和/或组件的若干实施例可包含安装在逻辑装置(例如，GPU)上方的一或多个存储器装置(例如，HBM装置)。本发明技术的若干实施例可通过提供具有容纳冷却介质的集成微通道的封装衬底来提供存储器模块的改进的热管理。例如，微通道可集成到GPU-HBM芯片组下方的中介层或其它封装衬底中。在操作期间，冷却剂可被安置穿过微通道以传送热量远离GPU和HBM装置并且改进GPU-HBM芯片组的热耗散。

术语“半导体装置”大体上是指包含一或多种半导体材料的固态装置。半导体装置的实例包含逻辑装置、存储器装置、微处理器以及二极管等等。此外，术语“半导体装置”可指成品装置或成为成品装置之前的各个处理阶段时的组件或其它结构。取决于其使用情境，术语“衬底”可指晶片级衬底或单分的裸片级衬底。相关领域的普通技术人员将认识到，可在晶片级或在裸片级执行本文所描述的方法。此外，除非情境另有指示，否则可使用常规的半导体制造技术来形成本文中所公开的结构。例如，材料可使用化学气相沉积、物理气相沉积、原子层沉积、旋涂和/或其它合适的技术沉积。类似地，例如，可使用等离子蚀刻、湿式蚀刻、化学机械平坦化或其它合适的技术来移除材料。相关领域的技术人员还将理解，所述技术可具有额外实施例，并且所述技术可在没有下文参考图1-6描述的实施例的细节中的若干个的情况下实践。

下文在集成到半导体封装的衬底中的微通道的上下文中描述本发明技术的许多实施例，以从存储器模块和逻辑装置下方移除由半导体封装产生的热量。相关领域的普通技术人员还将理解，本发明技术可具有用于在半导体组件内将微通道形成为与衬底分离的单元的实施例。因此本发明技术可在不具有本文中参考图1-6所描述的实施例的若干细节的情况下实践。例如，已省略所属领域中众所周知的半导体装置和/或封装的一些细节，以免使本发明技术模糊不清。一般来说，应理解，除了本文中所公开的那些具体实施例之外的各种其它装置和系统可在本发明技术的范围内。

为了易于参考，贯穿本公开，相同附图标记用于标识类似或相似部件或特征，但使用相同附图标记并不暗示特征应理解为相同的。实际上，在本文中所描述的许多实例中，相同编号的特征具有在结构和/或功能上彼此不同的多个实施例。此外，除非本文中具体地标注，否则相同着色可用以指示横截面中的可在成分上类似的材料，但使用相同着色并不暗示材料应理解为相同的。

如本文中所使用，术语“竖直”、“橫向”、“上部”、“下部”、“上面”以及“下面”可指半导体装置中的特征鉴于图中示出的定向的相对方向或位置。例如，“上部”或“最上部”可指比另一特征更接近页面顶部定位的特征。然而，这些术语应广泛地理解为包含具有其它定向的半导体装置，所述定向例如倒置或倾斜定向，其中顶部/底部、上方/下方、上面/下面、向上/向下，以及左侧/右侧可取决于定向而互换。

图1是根据本发明技术的实施例配置的具有微通道114的半导体封装100(“封装100”)的横截面视图。封装100可包含一或多个存储器装置104、逻辑装置106、散热片102和封装衬底108(“衬底108”)。散热片102可安装在存储器装置104和逻辑装置106的顶部上以经由装置的顶部移除热量。衬底108可包含微通道模块112(“模块112”)和通孔110。衬底108可划分成三个区和/或部分：安装部分116、芯部区118和基底部分120。安装部分116可包含安装部位，其中每个安装部位包含电接触点(图中未示)。基底部分120可包含通过衬底108中的电路系统电耦合到安装部位上的接触点的端子。芯部区118在安装部分116与基底部分120之间。模块112可集成到芯部区118中，使得模块112与散热片102相对，其间具有装置104和106。例如，衬底108可经配置以使得模块112在存储器装置104和逻辑装置106下方以经由装置的底部移除热量，而散热片102经由顶部移除热量。在一些实施例中，存储器装置104可为HBM装置，逻辑装置106可为GPU，并且衬底108可为PCB。虽然图1中示出一个模块112，但是衬底108可包含一或多个模块112，并且模块112可包含一或多个微通道114。例如，衬底108可包含一个、两个、数十、数百或更多个模块112，并且每个模块112可包含一个、两个、数十、数百或更多个微通道114。

图2A和2B是根据本发明技术的在具有微通道114的方面的模块112的放大横截面视图。微通道114可为由壁204、顶部部分206和底部部分208限定的管道202。壁204、顶部部分206和底部部分208可由导热材料制成。冷却剂可安置在管道202内。模块112可具有小于2mm的高度。在一些实施例中，模块112可具有大致0.8mm的高度。壁204可具有小于0.25mm的宽度。在一些实施例中，壁204可具有大致0.15mm的高度。虽然在图2A和2B中管道202的横截面示出为大致正方形，但管道202可具有其它横截面形状(例如，矩形、直线形、圆形、卵形、椭圆形、不规则形或其任何组合)。

参考图2A，模块112可具有各个管道202和围封管道202的模块衬底210。各个管道202由导热壁204、顶部部分206和底部部分208限定。例如，管道202通过导热壁204和模块衬底210与另一管道202分离。用于导热壁204、顶部部分206和底部部分208的合适的材料包含硅、铜、铝、银、金、其合金、有机材料等。用于模块衬底210的合适的材料包含硅、铜、铝、银、金、其合金、有机材料等。用于管道202的材料可基于系统中使用的冷却剂而选择，而用于模块衬底的材料可基于机器加工性、成本等而选择。用于管道202和模块衬底201的材料可以是不同的。

在如图2B所示的模块112的替代性配置中，模块112由连续导热材料块制成，并且管道202直接在导热材料块中形成。管道202的壁204、顶部部分206和底部部分208相应地是连续导热材料块的区。图2B所示的模块112不包含模块衬底，例如图2A所示的模块衬底210。用于导热模块112的合适的材料包含硅、铜、铝、银、金、其合金、有机材料等。

图2C是示出模块112与衬底108分离的半导体封装100的横截面视图，并且图2D示出在模块112已经与衬底108组装之后的图2C的封装100。在此实施例中，衬底108具有用于接收模块112的狭槽212。图2E是示出模块112与衬底108分离的另一半导体封装100的横截面视图，并且图2F示出在模块已经与衬底组装之后的图2E的封装100。在此实施例中，衬底108具有用于接收模块112的凹槽214。一起参考图2C-F，可在封装100的各个组装阶段期间形成狭槽212(图2C)或凹槽214(图2E)。可在封装100的各个组装阶段将模块112插入到衬底108的狭槽212或凹槽214中。尽管图2C-F示出将模块112插入到衬底108的狭槽212或凹槽214中，但在封装100中组装模块112可包含其它过程。例如，与形成为单独单元并组装在一起相比，模块112和衬底108可同时形成为个别单元。

图3A-D是根据本发明技术的微流体网状结构300(“网状结构300”)的布局的示意图。网状结构300可包含一或多个模块112。每个模块112可包含一或多个微通道114。微通道114可具有模块112内的蜿蜒蛇形路径。微通道114可包含一或多个中心入口、一或多个外围出口以及在所述一或多个入口与所述一或多个出口之间的一或多个连续流动路径。

在图3A所示的配置中，网状结构300具有带有微通道114的模块112，所述微通道114具有中心入口302a和分别经由连续流动路径306a

图3B示出替代性配置，其中网状结构300具有带有微通道114的模块112，所述微通道114具有外围入口304a

图3C示出替代性配置，其中网状结构300具有分别具有微通道114a和114b的模块112a和112b。入口310a可位于与存储器装置104a的位置相对应的微通道114a的第一区308c

图3D示出替代性配置，其中网状结构300具有模块112a、112b和112c。模块112a具有微通道114a

在一些实施例中，微通道模块可连接到另一微通道模块。例如，来自第一微通道模块的第一微通道可具有连接到来自第二微通道模块的第二微通道的流动路径，以在第一微通道与第二微通道之间形成连续流动路径。这可通过将第一微通道的出口连接到第二微通道的入口来实现。

在一些实施例中，微通道114可具有多个部分。微通道114的一部分的横截面可具有与微通道114的另一部分的尺寸和形状相同或不同的尺寸和形状(即，贯穿微通道114的部分可具有恒定或变化的横截面尺寸和形状)。例如，第一部分的横截面高度、宽度和形状可与第二部分的横截面高度、宽度和形状不同。

尽管图3A-D示出具有蜿蜒蛇形布局的微通道，但微通道114可经配置以具有其它合适的布局(例如，螺旋形和之字形布局)。一般来说，微通道114应经配置以在最热的装置和/或具有最大极限的最大操作温度的装置下方注入冷却剂。微通道114还可经配置以覆盖部件下方的足够表面区域。封装100可包含任何数目的存储器装置104、逻辑装置106、模块112和微通道114。例如，封装100可包含一个、两个、数十、数百或更多个微通道模块112。每个模块112可包含一个、两个、数十、数百或更多个微通道114。模块112内的微通道的流动路径可与同一模块112或另一模块内的另一微通道连续或不连续。一或多个微通道模块112和/或微通道114可靠近一或多个存储器装置104和/或一或多个逻辑装置106。

图4A-E是根据本发明技术的在具有微通道114的方面具有模块112的半导体封装100的横截面视图。图4A示出封装100的实施例，其中模块112靠近存储器装置104和逻辑装置106，但是微通道114的布局经配置以使得微通道114仅位于存储器装置104下方。在如图4B所示的另一实施例中，微通道模块112可靠近存储器装置104和逻辑装置106两者，但微通道114的布局经配置以使得微通道114仅位于逻辑装置106下方。图4C示出具有集成在衬底108内的两个单独模块112的封装100的实施例，使得每个模块112仅位于相对应的存储器装置104下方。在如图4D所示的另一实施例中，微通道模块112集成在衬底108内，使得模块112仅位于逻辑装置106下方。图4E示出具有相对应的存储器装置104下方的第一模块112a和逻辑装置106下方的单独第二模块112b的封装100的实施例。第一模块112a和第二模块112b可具有与彼此分离(例如，独立入口和出口)或以流体方式耦合在一起的微通道114。

图5A和5B是根据本发明技术具有带微通道114的方面的微通道模块512(“模块512”)的半导体封装100的横截面视图。模块512不集成到衬底108中，而是与衬底108分离的个别单元。模块512可包含一或多个微通道114和通孔510。如图5A所示，衬底108可安置在模块512与存储器装置104和逻辑装置106之间。如图5B所示，微通道模块512可安置在衬底108与存储器装置104和逻辑装置106之间。模块512可具有大体上与上文所描述的模块112的特征类似的特征。例如，模块512可具有以蜿蜒蛇形布局配置的微通道114。

图6是包含根据本发明技术的实施例配置的半导体封装的系统的示意图。具有上文参考图1-5B所描述的特征的半导体装置、封装和/或组件中的任一者可并入到大量更大和/或更复杂的系统中的任一者中，所述更大和/或更复杂的系统的代表性实例是图6中示意性示出的系统600。系统600可包含处理器602、存储器604(例如，SRAM、DRAM、快闪和/或其它存储器装置)、输入/输出装置606，和/或其它子系统或部件608。上文参考图1-5所描述的半导体封装可包含在图6中示出的元件中的任一者中。所得系统600可经配置以执行广泛多种合适的计算、处理、存储、感测、成像和/或其它功能中的任一者。相应地，系统600的代表性实例包含但不限于计算机和/或其它数据处理器，例如台式计算机、膝上型计算机、网络设备、手持式装置(例如，掌上型计算机、可穿戴式计算机、蜂窝或移动电话、个人数字助理、音乐播放器等)、平板电脑、多处理器系统、基于处理器的或可编程的消费型电子装置、网络计算机和微型计算机。系统600的额外代表性实例包含灯、相机、车辆等。关于这些和其它实例，系统600可容纳在单个单元中或例如通过通信网络分布在多个互连单元上。相应地，系统600的部件可包含本地和/或远程存储器存储装置和广泛多种合适的计算机可读媒体中的任一者。

尽管在前述示例实施例中，已经用HBM装置和GPU描述和说明了半导体封装，但在本发明技术的其它实施例中，其它存储器装置和其它逻辑装置还可与集成有一或多个微通道模块的封装衬底一起使用，如上文更详细地阐述。此外，在本发明技术的其它实施例中，半导体封装可采用一或多个存储器装置而无需具有与一或多个微通道模块集成的封装衬底的逻辑装置，如上文更详细地阐述。替代地，在本发明技术的其它实施例中，半导体封装可采用一或多个逻辑装置而无需具有与一或多个微通道模块集成的封装衬底的存储器装置，如上文更详细地阐述。

综上所述，应了解，本文中已经出于说明的目的描述了所述技术的具体实施例，但是可在不偏离本公开的情况下进行各种修改。因此，本发明不受除所附权利要求书之外的限制。此外，在特定实施例的上下文中描述的新技术的某些方面还可在其它实施例中组合或去除。此外，尽管已在那些实施例的上下文中描述了与新技术的某些实施例相关联的优势，但其它实施例也可展现此类优势，并且并非所有实施例都必定需要展现此类优势以落入所述技术的范围内。因此，本公开和相关联的技术可涵盖未明确地在本文中所示或描述的其它实施例。