GaN基Micro-LED结构的制作方法及GaN基Micro-LED阵列

摘要

本发明公开了一种GaN基Micro‑LED结构的制作方法及GaN基Micro‑LED阵列。所述的制作方法包括：制作表面形成有多个V型槽的N型GaN单晶衬底；在该衬底表面设置具有多个十字型开口的图形化掩模，每一十字型开口由第一、第二条形开口相互交叉形成，其中一个第一条形开口的延伸起点与该衬底表面边缘处的口径及深度最大的V型槽对应；利用该掩模对所述衬底进行刻蚀，以在该衬底表面形成相互交叉的多个第一、第二线槽；去除该掩模，并在该衬底表面生长量子阱层和p型GaN层，形成堆叠层结构；以该第一、第二线槽为解理线对该堆叠层结构进行解理。本发明可以提高Micro‑LED的光强度，并降低其制作难度。

说明书

技术领域

本发明涉及一种Micro-LED的制作方法，具体涉及一种GaN基Micro-LED结构的制作方法及由其制作的GaN基Micro-LED阵列。

背景技术

随着LED外延芯片技术的日益进步，使得Micro-LED(微型发光二极管)作为像素的微型LED显示技术成为新一代显示技术的热门发展方向。如何在小尺寸设备上获得更好的显示效果，成为众多供应商亟待解决的问题。随着芯片尺寸及其单元间距的减小，芯片单元尺寸降至百微米至数十微米，单元间隔降至十微米级别，使微型发光二极管在良率控制、巨量转移技术方面都面临着工艺设计和设备极限能力的挑战，这些问题严重制约了微型LED在显示应用领域的快速推广。

现有技术中在制备Micro-LED时，通常是在蓝宝石衬底上制作N型半导体层（如N型GaN层）、量子阱层和P型半导体层，然后经过切割形成多个微型LED芯片，然后再制作电极结构。但这样的方案一方面在切割过程中可能会对半导体层和量子阱层造成损伤，特别是侧壁损伤直接影响了LED的发光效率；另一方面，由于微型LED较小，切割工艺复杂，成本较高。

同时，当使用蓝宝石衬底作为氮化镓微型LED的衬底，衬底和半导体层之间会由于晶格失配而具有一定的应力，并且在蓝宝石衬底上形成的N型半导体层的晶体质量也有待提高，应力和晶体质量均对LED发光效率和使用寿命有很大的影响。

发明内容

本发明的主要目的在于提供一种用于GaN基Micro-LED结构的制作方法，以克服现有技术中的不足。

本发明的另一目的还在于提供一种GaN基Micro-LED阵列。

为实现前述发明目的，本发明采用的技术方案包括：

本发明实施例提供了一种GaN基Micro-LED结构的制作方法，其包括：

所述制作方法包括：

制备第一导电类型的第一半导体层，所述第一半导体层表面形成有多个凹陷部，多个所述凹陷部的口径及深度不同；

在所述第一半导体层表面设置图形化掩模，所述图形化掩模上开设有至少一个第一条形开口和至少一个第二条形开口，所述第一条形开口与第二条形开口相互交叉，并且其中一个第一条形开口的延伸起点与所述第一半导体层表面边缘处的口径及深度最大的凹陷部对应；

利用所述图形化掩模对所述第一半导体层进行刻蚀，从而在所述第一半导体层表面形成至少一个第一线槽和至少一个第二线槽，所述第一线槽与第二线槽相互交叉，且所述第一线槽、第二线槽的深度大于任意一个凹陷部的深度且小于或等于第一半导体层厚度的一半；

去除所述图形化掩模，并在所述第一半导体层表面依次生长量子阱层和第二导电类型的第二半导体层，形成堆叠层结构；

以所述第一线槽和第二线槽为解理线对所述堆叠层结构进行解理。

在一些实施方式中，所述第一半导体层采用N型GaN单晶衬底，例如Ge掺杂的GaN单晶衬底，而所述凹陷部为V型槽。

在一些实施方式中，所述的制作方法包括：利用物理作用对所述堆叠层结构进行解理。

进一步的，所述制作方法还包括在解理获得的Micro-LED结构上制作第一电极和第二电极的步骤，所述第一电极与第一半导体层电连接，所述第二电极与第二半导体层电连接。

本发明实施例还提供了由前述方法制作形成的GaN基Micro-LED阵列。

与现有技术相比，本发明的有益效果至少包括：

（1）在生长N型GaN单晶衬底时，通过对工艺条件等进行调控及进行Ge掺杂，在GaN单晶衬底表面形成了多个V型槽，一方面可以有效缓解应力，还可以显著增大有源区域的面积，提高Micro-LED的光强度。

（2）以所述V型槽作为Micro-LED解理线的起点，可以使应力更为集中，同时使解理操作更易于实现，进而可以在同质外延片上实现Micro-LED的原位分离，能够有效克服侧壁损伤和巨量转移等难题。

（3）在GaN单晶衬底上形成解理线时，使用具有条形开口的掩膜版，先在作为掩模层的光阻层上形成第一条形开口，然后将掩膜版在平面内旋转大于0且小于180°的角度（优选为90°），使用相同的掩膜版，在掩模层上形成第二条形开口，使用一个掩模版就可以实现对micro LED预解离的解理线的掩模开口的形成，无需使用多个掩膜版，能够大幅节省成本。

（4）用于解离的解理线的深度大于V型槽的深度并且小于GaN单晶衬底厚度的一半，这样由于解理线的深度大于V型槽的深度，在解离时深度较大的位置处更容易集中应力，更容易按照解理线进行解离，不会在有多个V型槽的位置进行解离。但是，解理线的深度也不应超过GaN单晶衬底厚度的一半，因为一方面解理线的深度越深，刻蚀的时间越久，超过V型槽深度之后即可实现容易解离的效果，无需长时间的刻蚀，以提高生产效率，另一方面，由于后续还需在GaN单晶衬底上形成量子阱层和p型GaN层，在高温沉积和低温冷却的过程中，大面积的GaN单晶衬底会聚集有一定的热应力，如果解理线太深会使GaN单晶衬底因为热应力作用而自行解离，特别是可能会在外延层沉积结束之前便解离断开，从而无法保证各Micro-LED的发光效果均匀。

（5）在形成多个解理线之后再进行量子阱层和p型GaN层的生长，且在形成堆叠结构之后再进行物理解理，可以杜绝因化学刻蚀而造成的量子阱层侧壁腐蚀损伤等缺陷。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明一实施例中一种GaN基Micro-LED结构的制作工艺原理图；

图2是本发明一实施例中一种Ge掺杂N型GaN单晶衬底的俯视图；

图3是本发明一实施例中一种Ge掺杂N型GaN单晶衬底的剖视图；

图4a是本发明一实施例中一种Ge掺杂N型GaN单晶衬底的电子显微镜照片；

图4b是本发明一实施例中另一种Ge掺杂N型GaN单晶衬底的电子显微镜照片；

图5是本发明一实施例中一种N型GaN单晶衬底的横向截面的电子显微镜照片；

图6是本发明一实施例中一种GaN基Micro-LED结构的制作工艺流程图；

图7是本发明一实施例中一种表面形成有光阻层的GaN单晶衬底的俯视图；

图8是本发明一实施例中一种表面形成有光阻层的GaN单晶衬底的剖视图；

图9是本发明一实施例中两个Micro-LED样品的发光强度和发射波长测试图；

图10是本发明一实施例中一种基于所述GaN单晶衬底生长形成的堆叠层结构的剖视图。

具体实施方式

鉴于现有技术中的不足，本案发明人经长期研究和大量实践，得以提出本发明的技术方案。如下将对该技术方案、其实施过程及原理等作进一步的解释说明。

本发明的一个方面提供的一种GaN基Micro-LED结构的制作方法包括：

制备第一导电类型的第一半导体层，所述第一半导体层表面形成有多个凹陷部，多个所述凹陷部的口径及深度不同；

在所述第一半导体层表面设置图形化掩模，所述图形化掩模上开设有至少一个第一条形开口和至少一个第二条形开口，所述第一条形开口与第二条形开口相互交叉，并且其中一个第一条形开口的延伸起点与所述第一半导体层表面边缘处的口径及深度最大的凹陷部对应；

利用所述图形化掩模对所述第一半导体层进行刻蚀，从而在所述第一半导体层表面形成至少一个第一线槽和至少一个第二线槽，所述第一线槽与第二线槽相互交叉，且所述第一线槽、第二线槽的深度大于任意一个凹陷部的深度且小于或等于第一半导体层厚度的一半；

去除所述图形化掩模，并在所述第一半导体层表面依次生长量子阱层和第二导电类型的第二半导体层，形成堆叠层结构；

以所述第一线槽和第二线槽为解理线对所述堆叠层结构进行解理。

进一步的，所述第一半导体层、第二半导体层的材质可以是III-V族化合物。

其中，所述第一导电类型可以是n型或p型，所述第二导电类型不同于第一导电类型，即，为p型或n型。

在一些较佳实施方式中，所述第一半导体层采用N型GaN单晶衬底。

进一步的，可以认为所述第一条形开口、第二条形开口是分别沿第一方向、第二方向在图形化掩模中连续延伸，该第一方向与第二方向相互交叉，即，形成大于0且小于180°的夹角，优选为90°的夹角。而相应的，所述第一线槽、第二线槽分别沿第一方向、第二方向在第一半导体层表面连续延伸。

进一步的，可以定义所述第一半导体层表面被第一线槽及第二线槽所占用的区域为第一区域，而将所述第一半导体层表面的其余区域定义为第二区域，其中所述第二区域的部分或全部为用于形成Mirco-LED的区域。该第二区域被交叉的第一线槽和第二线槽分割为多个小区域，每一个小区域对应于一个Mirco-LED。

进一步的，所述的制作方法可以包括：采用物理和/或化学沉积方式生长所述GaN单晶衬底，并对所述GaN单晶衬底进行Ge掺杂，从而使所述GaN单晶衬底表面形成多个凹陷部。

其中，所述的物理和/或化学沉积方式包括金属有机化学气相沉积（MOCVD）、氢化物气相外延（HVPE）等，且不限于此。

在一些较佳实施方式中，所述的制作方法具体包括：采用HVPE法生长形成所述GaN单晶衬底，同时对所述GaN单晶衬底进行Ge掺杂，以在所述GaN单晶衬底表面形成多个凹陷部。

其中，以HVPE法生长形成所述GaN单晶衬底的条件包括：生长温度为1000~1100℃，生长压力为0.3-0.8atm，生长速率为500~200μm/h，掺杂源包括GeCl

进一步的，所述凹陷部包括V型槽。

进一步的，多个所述的凹陷部为非均一口径及深度的结构。

进一步的，多个所述的凹陷部在所述GaN单晶衬底表面非均匀地分布。

其中，通过调控所述GaN单晶衬底的生长工艺条件，可以调控在所述GaN单晶衬底表面所形成凹陷部的分布密度，以及还可调控所形成凹陷部的口径、深度等。

在一些较佳实施方式中，所述GaN单晶衬底中Ge掺杂浓度为1.0E18~1.0E19cm

进一步的，所述的制作方法可以包括：采用物理和/或化学气相沉积方式在蓝宝石衬底上生长形成U型GaN层，之后在U型GaN层上生长形成表面分布有多个凹陷部的GaN单晶层，其后将所述GaN单晶层与蓝宝石衬底分离，获得所述GaN单晶衬底。

其中，可以通过激光剥离等方式将所述GaN单晶层与蓝宝石衬底分离。

在一些较佳实施方式中，所述GaN单晶衬底的厚度为1.5~2.5μm。

在一些较为具体的实施方式中，所述的制作方法还包括：

观察所述GaN单晶衬底表面边缘处口径及深度最大的凹陷部的位置，并确定该位置的坐标或者在该位置处形成对准标记；

在所述GaN单晶衬底表面设置光阻层，并对所述光阻层进行曝光显影处理，以在所述光阻层中形成多个所述的第一条形开口和多个所述的第二条形开口，其中一个第一条形开口对应于所述口径及深度最大的凹陷部或所述对准标记设置，从而制得所述的图形化掩模；

利用所述图形化掩模对所述GaN单晶衬底进行刻蚀，从而在所述GaN单晶衬底表面形成多个所述的第一线槽和多个所述的第二线槽。

更为具体的，所述的制作方法还可以包括：

在所述光阻层上设置具有条形开口的掩模版，并利用所述具有条形开口的掩模版对所述光阻层进行曝光显影处理，从而在所述光阻层中形成多个所述的第一条形开口；以及

沿所述光阻层表面将所述具有条形开口的掩模版旋转设定角度，之后再次利用所述具有条形开口的掩模版对所述光阻层进行曝光显影处理，从而在所述光阻层中形成多个所述的第二条形开口，所述设定角度为大于0且小于180°。

其中，将所述掩模版旋转前述设定角度，旨在使形成的第一条形开口和第二条形开口以该设定角度交叉，进而使对应于第一条形开口的第一线槽和对应于第二条形开口的第二线槽也以该设定角度交叉，最终使以第一线槽和第二线槽为解理线对所述堆叠层结构进行解理而获得的Miro-LED的像素单元为规则的四边形。较为优选的，所述设定角度为90°，相应的，所述第一条形开口与第二条形开口垂直交叉，最终获得的Miro-LED的像素单元为长方形或正方形。

在一些较佳实施方式中，多个所述的第一线槽相互平行且等间距排布，多个所述的第二线槽亦相互平行且等间距排布，以使最终形成的Miro-LED的像素单元尺寸均一，获得更为均匀地发光效果。

在一些较佳实施方式中，每一第一条形开口及每一第二条形开口下方均分布有至少一个所述的凹陷部。

在一些较佳实施方式中，所述第一半导体层表面对应于Micro-LED的区域内分布有多个所述的凹陷部。

在一些较佳实施方式中，所述的制作方法还包括：利用物理作用对所述堆叠层结构进行解理。

进一步的，在完成所述解离操作之后，还可以采用本领域已知的方式，在获得的Mirco-LED上制作电极等，以及进一步对其进行封装等操作，此处不再予以详细说明。

在本发明的前述较佳实施方式中，首先通过生长表面形成有多个V型槽的N型GaN单晶衬底，继而生长量子阱层和p型GaN层，获得了高质量的氮化镓层，之后以高质量的氮化镓层作为大面积LED材料，然后以大面积LED材料作为Micro-LED的基础进行解理或分解，形成多个Micro-LED，其既可使LED芯片更便于分离，还可避免因化学腐蚀、切割等造成的LED结构层的侧壁损伤。

本发明的另一个方面提供了一种由前述任一种方法制作形成的Micro-LED。

本发明的另一个方面提供了一种由前述任一种方法制作形成的GaN基Micro-LED阵列。

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及若干较佳实施例对本发明的技术方案做进一步详细说明。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

在本发明的一个实施例中，一种GaN基Micro-LED结构的制作方法可以参阅图1所示，其包括如下步骤：

S1、首先提供第一半导体层作为衬底，第一半导体层为n型氮化镓单晶材料。该N型GaN单晶衬底（如下简称“GaN衬底”或“GaN单晶衬底”）可以通过氢化物气相外延（HVPE）工艺结合金属有机化学气相沉积（MOCVD）工艺形成，具体可以包括：

首先，可以采用MOCVD技术在蓝宝石衬底上生长较薄的U型GaN层作为模板；

之后，可以运用HVPE的GaN生长技术，在0.3~0.8atm压力及1050℃条件下，通入HCl经过金属Ge反应生成掺杂源GeCl

在该步骤中，在HVPE法生长GaN单晶衬底的过程中掺入Ge元素，一方面Ge可以实现N型掺杂，另一方面可以通过掺Ge的过程调控GaN材料中的应力，达到形成类似“V形槽”的孔洞形貌（参阅图2-图3所示）的目的。这种V形槽释放了外延层中的应力，并且使后续生长在GaN单晶衬底上的量子阱层由二维生长模式转为三维生长模式，扩大了有源区的有效面积，并且还可以使后续生长的p型区域（p型GaN层）的空穴穿过有源区进入N型区域与电子复合的模式从平面模式变成立体模式，增加了复合的几率。这些对于LED器件的性能提升都非常重要。

其中，还可以通过调控N型GaN单晶层的生长速率、压力等参数，进一步调整N型GaN单晶层内的应力。而N型GaN单晶层表面所形成“V形槽”的密度和大小可以根据后期的外延结构要求，通过调控HVPE的生长工艺参数等精确调节。

最后，可以使用激光剥离工艺等，将所需的Ge掺N型GaN单晶层与蓝宝石衬底分离，获得自支撑的高质量N型GaN单晶衬底。

其中，前述以HVPE法生长N型GaN单晶衬底的工艺条件可以包括：生长温度为1000℃~1100℃、生长速率为500~200μm/h、腔室内生长压力为0.3~0.8atm。

其中，N型GaN单晶衬底的厚度可以设置为1.5~2.5μm。

在一些较为具体的案例中，可以先使用MOCVD法在蓝宝石衬底上外延生长厚约2μm的U型GaN层作为模板，然后将形成的模板放入HVPE设备中，进行Ge掺杂的N型GaN单晶厚膜的生长。保证Ge掺杂浓度为LED外延结构中的所需浓度。

将生长好的Ge掺杂N型GaN单晶厚膜与蓝宝石衬底剥离，即获得Ge掺杂N型GaN单晶衬底。

请参阅图4a所示为该具体案例中在HVPE设备中以一种生长模式（生长速率50μm/h、生长压力350torr）进行应力可控调试所生长形成的Ge掺杂N型GaN单晶衬底的电子显微镜照片，其中箭头所指之处为V型槽。请参阅图4b所示为该具体案例中在HVPE设备中以另一种生长模式（生长速率80μm/h、生长压力500torr）进行应力可控调试所生长形成的Ge掺杂N型GaN单晶衬底的电子显微镜照片，其中箭头所指之处为V型槽。可以看到，通过调整生长速率和生长压力等参数，可以达到调制应力、改变孔洞密度等效果。

若采用扫描电镜等表征设备对本实施例所获的Ge掺杂N型GaN单晶衬底的横向截面形貌进行观察，可以很清晰地看到，其中形成了类似“V形槽”的孔洞，所述孔洞的孔径的中间宽度值D的大小可以随上述工艺条件的改变而改变，例如可以在500nm~10μm范围内变化。图5即示出了本实施例中一个典型Ge掺杂N型GaN单晶衬底产品的横向截面形貌，其中孔径的中间宽度值D为1μm左右。

S2、该步骤主要是以前述的“V形槽”作为Micro-LED解理的分离点，通过光阻层等的设置，进行Micro-LED的位置和分割区域的确定，再进一步增加刻蚀工艺，为后面整体分离Micro-LED芯片做准备，降低分离难度，之后去除光阻层，且经过清洗等步骤后，形成所需的N型GaN单晶衬底模板，然后置入MOCVD设备中继续生长量子阱和p型GaN层等，最终完成Micro-LED外延结构的生长。

进一步的，请参阅图6，该步骤S2具体可以包括如下步骤：

S01、在形成表面具有V型槽的所述GaN单晶衬底之后，通过SEM等观测该在GaN单晶衬底表面的V型槽分布和大小，在边缘处标记口径及深度最大的V型槽的位置，确定该位置的坐标或者在该位置处形成对准标记；

S02、在GaN单晶衬底表面涂覆光阻层（光刻胶层），然后对光阻层进行固化，在对准标记或者最大V型槽位置处作为Micro-LED的解理线；

S03、使用一个具有一定间隔的条形开口的掩膜版进行第一次曝光，用以在光阻层内形成多个第一条形开口，如前所述，可以通过调控氮化镓生长条件，从而控制GaN单晶衬底表面V型槽的密度，使V型槽在Micro-LED对应的区域和解理线区域内均有分布。例如，若对应Micro-LED的大小是10微米量级，则V型槽的密度可以控制为大于1E6cm

S04、完成前述第一次曝光之后，将前述掩膜版沿水平面旋转，旋转角度可以依据所要制作的Micro-LED像素单元的形状而定，优选为大于0且小于180°，以使Micro-LED像素单元为规则的四边形，更优选为90°，以使Micro-LED像素单元为长方形或正方形，之后对光阻层进第二次曝光，用以在光阻层内形成多个第二条形开口，然后显影处理，最终在光阻层内形成多个十字型开口，而被保留的光刻胶层所对应的是GaN单晶衬底表面区域是用以形成Micro-LED的区域，如图7-图8所示。

S05、以具有多个十字型开口的光阻层为掩模对GaN单晶衬底进行刻蚀，在GaN单晶衬底表面形成对应于前述解理线的多个线槽，该多个线槽中的多个第一线槽与多个第二线槽垂直交叉，且刻蚀形成的各线槽的深度优选为小于GaN单晶衬底厚度的一半且大于V型槽的最大深度，例如V型槽的深度在300-500nm，GaN单晶衬底厚度约1.5-2μm，预刻蚀深度则为约0.6-1μm，刻蚀深度大于V型槽的深度，这样确定在刻蚀的解理线处发生解离，而不是在V型槽处发生解离，并且能够缩短刻蚀时间，防止刻蚀过深在沉积过程中发生解离，提高了后续分割Micro-LED的效率。

该步骤S05中，由于GaN单晶衬底表面V型槽的分布不均匀，在用于形成Micro-LED的各个区域中，有的区域内会分布有一个或多个V型槽，有的区域则没有V型槽，这会使后续形成的Micro-LED呈现出不同的性能。例如，图9中所示出的是利用同一GaN单晶衬底、在相同制作工艺下获得的两个Micro-LED样品，其中A样品为衬底表面不具有V型槽的Micro-LED芯片，而B样品是衬底表面具有若干V型槽的Micro-LED芯片，可以看到，B样品的发光强度相较于A样品有显著增加，这应是由于V型槽的存在，使得B样品中的有源层面积有增大。

S06、去除光阻层，对GaN单晶衬底进行清洗和干燥之后，在GaN单晶衬底表面生长量子阱层和p型半导体层（即图1中的量子阱及p型区域），形成堆叠的层结构，如图10所示。其中，量子阱层为多量子阱发光层，包括周期层叠的阱层和垒层。p型半导体层为p型GaN层。

S07、对所述堆叠的层结构进行解理。具体的，该步骤S07中，是以前述步骤中刻蚀形成的多个线槽为解理线解理该堆叠的层结构。由于GaN单晶衬底表面具有前述的V型槽，并且解理线的起点为前述口径和深度最大的V型槽所对应的位置，V型槽的底端容易应力集中，解理线的深度大于V型槽的最大深度且小于GaN单晶衬底厚度的一半，在形成量子阱层和p型半导体层之后，量子阱层和p型半导体层会覆盖V型槽和解理线，因而可以使用外力对该堆叠的层结构进行解理，而无需在形成该堆叠的层结构之后再进行刻蚀解理，这样能够减少对量子阱层侧壁的刻蚀，不仅容易解理还不会对量子阱层的侧壁造成损坏，不会影响Micro-LED的发光，而且在Micro-LED中，由于在GaN单晶衬底上具有多个V型槽，还能够在整体上增大有源区域的面积，提高发光效率。

S3、按照本领域已知的方式，采用金属蒸发等工艺在解理出的各Mirco-LED的外延结构上设置上、下电极，即，与n型氮化镓层（即前述GaN单晶衬底）连接的第一电极（n电极）、与p型GaN层连接的第二电极（p电极）。

尽管已参考说明性实施例描述了本发明，但所属领域的技术人员将理解，在不背离本发明的精神及范围的情况下可做出各种其它改变、省略及/ 或添加且可用实质等效物替代所述实施例的元件。另外，可在不背离本发明的范围的情况下作出许多修改以使特定情形或材料适应本发明的教示。因此，本文并不打算将本发明限制于用于执行本发明的所揭示特定实施例，而是打算使本发明将包含归属于所附权利要求书的范围内的所有实施例。