MRAM单元读取电路及读取方法、STT-MRAM

摘要

STT‑MRAM、STT‑MRAM位单元和MRAM单元读取电路，所述MRAM单元读取电路包括：读出放大器，适于在接收到预充电信号时，将被选中的MRAM单元的阵列位线和所述动态反馈参考单元的参考位线分别充电至预设的高电平；所述动态反馈参考单元，适于在接收到字线开启信号时，从预设的第一阶段转换为第二阶段，以通过改变所述参考位线上输出的参考电流，增加所述被选中的MRAM单元输出的数据点电压和自身输出的参考点电压之间的压差；所述读出放大器，还适于读取所述被选中的MRAM单元输出的数据点电压和所述动态反馈参考单元输出的参考点电压进行差分放大后输出对应的数字电平。上述的方案，可以增加MRAM单元读取电路的读裕量。

说明书

技术领域

本发明涉及半导体技术领域，特别是涉及一种MRAM单元读取电路及读取方法、STT-MRAM。

背景技术

自旋转移矩磁性随机存储器(Spin Transfer Torque Magnetic Random AccessMemory，STT-MRAM)具有高读写速度、高密度、低功耗、长数据保存时间和高寿命等特点，有着不可估量的广阔前景。更值得注意的是，STT-MRAM可基于现有的CMOS制造技术和工艺发展，在技术上进行接力的难度相对较小，从而，可以直接挑战闪存的低成本。

其中，STT-MRAM中的MRAM单元具有电阻可变性，因此通过其不同的电阻状态来存储数据信息。

但是，传统的MRAM，受工艺限制，其阵列单元隧道磁电阻(Tunneling Magneto-Resistance，TMR)的高阻和低阻两种状态的电阻值比率较低，由此导致读取电路区分两种状态的窗口比较小，而传统的读出电路的参考单元通常是固定(电压或电流)水平的，整体的判决裕量取决于读0单元或者读1单元中较小的那一侧，从而导致传统MRAM读取电路始终存在着读裕量较小的问题。

发明内容

本发明实施例解决的是如何增加MRAM单元读取电路的读裕量。

为解决上述问题，本发明实施例提供了一种MRAM单元读取电路，所述MRAM单元读取电路包括动态反馈参考单元和读出放大器；

读出放大器，适于在接收到预充电信号时，将被选中的MRAM单元的阵列位线和所述动态反馈参考单元的参考位线分别充电至预设的高电平；

所述动态反馈参考单元，适于在接收到字线开启信号时，从预设的第一阶段转换为第二阶段，以通过改变所述参考位线上输出的参考电流，增加所述被选中的MRAM单元输出的数据点电压和自身输出的参考点电压之间的压差；

所述读出放大器，还适于读取所述被选中的MRAM单元输出的数据点电压和所述动态反馈参考单元输出的参考点电压进行差分放大后输出对应的数字电平。

可选地，当所述MRAM单元为高阻态时，所述动态反馈参考单元，适于从预设的第一阶段转换为第二阶段时，通过增加所述参考位线上输出的参考电流，增加输入所述读出放大器的数据点电压和参考点电压之间的压差。

可选地，当所述MRAM单元为低阻态时，所述动态反馈参考单元，适于从预设的第一阶段转换为第二阶段时，通过减小所述参考位线上输出的参考电流，增加输入所述读出放大器的数据点电压和参考点电压之间的压差。

可选地，所述动态反馈参考单元，包括参考单元和动态反馈单元；所述动态反馈单元包括第一开关、第二开关、第三开关，开关控制单元和耦合电容；所述参考单元包括驱动管和参考电阻；

所述驱动管的源端耦接MRAM单元的源极线，所述驱动管的漏端依次通过所述参考电阻和第四开关与所述读出放大器的反向输出端耦接，所述驱动管的栅端分别与所述耦合电容的第一端和所述第一开关的第一端耦接；所述第一开关的第二端与所述MRAM单元的字线耦接；

所述耦合电容的第二端分别与所述第二开关的第一端和第三开关的第一端耦接，所述第二开关的第二端与所述读出放大器的正相输入端耦接，所述第三开关的第二端与所述读出放大器的反相输入端耦接；

所述第一开关、第二开关和第二开关的控制端分别与所述开关控制单元耦接；

所述开关控制单元，适于在所述第一阶段时，控制所述第一开关和所述第三开关闭合，所述第二开关断开；在所述第二阶段时，控制所述第一开关和所述第三开关断开，所述第二开关闭合。

可选地，所述驱动管为NMOS管。

可选地，所述MRAM单元电路还包括偏置电路、电流镜像单元和电压限幅单元；所述偏置电路分别与所述电流镜像单元和所述电压限幅单元耦接，所述电流镜像单元还与所述读出放大器耦接，所述电压限幅单元还与所述阵列位线和所述动态反馈参考单元的参考位线耦接；

所述偏置电路，适于产生输入所述电流镜像单元的偏置电流和输入所述电压限幅单元的钳位电压；

所述电流镜像单元，适于接收所述偏置电路输出的偏置电流，为所述读出放大器提供负载电流；

所述电压限幅单元，适于接收所述偏置电路产生的钳位电压，将MRAM单元的阵列位线和所述动态反馈参考单元的参考位线上的电压限制在工艺允许限度内；

可选地，所述电流镜像单元包括第一PMOS管和第二PMOS管；

所述第一PMOS管的栅端与所述第二PMOS管的栅端耦接，并与所述偏置电路的偏置电流输出端耦接，所述第一PMOS管的源端与预设的第一电压耦接，所述第一PMOS管的漏端与所述读出放大器的正相输入端耦接；

所述第二PMOS管的源端与所述第一电压耦接，所述第二PMOS管的漏端与所述读出放大器的反相输入端耦接。

可选地，所述第一电压为电源电压。

可选地，所述电压限幅单元包括第一NMOS管和第二NMOS管；

所述第一NMOS管的栅端与所述第二NMOS管的栅端耦接，并与所述偏置电路的钳位电压输出端耦接，所述第一NMOS管的漏端与所述读出放大器的正相输入端耦接，所述第一NMOS管的源端通过第五开关与所述MRAM单元的磁隧道结耦接；

所述第二NMOS管的漏端与所述读出放大器的反相输入端耦接，所述第二NMOS管的源端通过所述第四开关与所述动态反馈参考单元的参考电阻耦接。

本发明实施例还提供了一种上述任一项所述的MRAM单元读取电路的读取方法，所述方法包括：

读出放大器在接收到预充电信号时，将被选中的MRAM单元的阵列位线和所述动态反馈参考单元的参考位线分别充电至预设的高电平；

当接收到字线开启信号时，被选中的MRAM单元开启对所述阵列位线进行放电；

所述动态反馈参考单元在接收到所述字线开启信号时，从预设的第一阶段转换为第二阶段，以通过改变所述参考位线上输出的参考电流，增加所述被选中的MRAM单元输出的数据点电压和自身输出的参考点电压之间的压差；

所述读出放大器读取所述被选中的MRAM单元输出的数据点电压和所述动态反馈参考单元输出的参考点电压进行差分放大后输出对应的数字电平。

可选地，当所述MRAM单元为高阻态时，所述动态反馈参考单元在从预设的第一阶段转换为第二阶段时，通过增加自身输出的参考电流，增加输入所述读出放大器的数据点电压和参考点电压之间的压差。

可选地，当所述MRAM单元为低阻态时，所述动态反馈参考单元在从预设的第一阶段转换为第二阶段时，通过减小自身输出的参考电流，增加输入所述读出放大器的数据点电压和参考点电压之间的压差。

可选地，所述动态反馈参考单元，包括参考单元和动态反馈单元；所述动态反馈单元包括第一开关、第二开关、第三开关，开关控制单元和耦合电容；所述参考单元包括驱动管和参考电阻；所述驱动管的源端耦接MRAM单元的源极线，所述驱动管的漏端依次通过所述参考电阻和第四开关与所述电压限幅单元的第一端耦接，所述驱动管的栅端分别与所述耦合电容的第一端和所述第一开关的第一端耦接；所述第一开关的第二端与所述MRAM单元的字线耦接；所述耦合电容的第二端分别与所述第二开关的第一端和第三开关的第一端耦接，所述第二开关的第二端与所述读出放大器的正相输入端耦接，所述第三开关的第二端与所述读出放大器的反相输入端耦接；所述第一开关、第二开关和第二开关的控制端分别与所述开关控制单元耦接；其特征在于，所述MRAM单元读取方法包括：

当所述被选中的MRAM单元为高阻态时，所述开关控制单元在所述第一阶段，控制所述第一开关和所述第三开关闭合，所述第二开关断开，使得所述驱动管的栅端电压等于所述字线开启信号对应的字线电压，所述耦合电容第二端的电压等于所述参考单元输出的参考点电压，且所述参考点电压小于所述被选中的MRAM单元输出的数据点电压；在所述第二阶段时，所述开关控制单元控制所述第一开关和所述第三开关断开，所述第二开关闭合，使得所述耦合电容第二端的电压从所述参考点电压上升为所述数据点电压，所述驱动管的栅端电压在所述耦合电容的耦合作用下升高，进而所述参考单元输出的参考点电流增加，从而使得所述参考单元输出的参考点电压下降；

当所述被选中的MRAM单元为低阻态时，所述开关控制单元在所述第一阶段，控制所述第一开关和所述第三开关闭合，所述第二开关断开，使得所述驱动管的栅端电压等于所述字线开启信号对应的字线电压，所述耦合电容第二端的电压等于所述参考单元输出的参考点电压，且所述参考单元输出的参考点电压大于被选中的MRAM单元输出的数据点电压；在所述第二阶段时，所述开关控制单元控制所述第一开关和所述第三开关断开，所述第二开关闭合，使得所述耦合电容第二端的电压从所述参考点电压下降为所述数据点电压，所述驱动管的栅端电压在所述耦合电容的耦合作用下降低，进而所述参考单元输出的参考点电流减小，从而使得所述参考单元输出的参考点电压上升。

本发明实施例还提供了一种STT-MRAM，其特征在于，包括上述任一项所述的MRAM单元读取电路。

与现有技术相比，本发明的技术方案具有以下的优点：

上述的方案，通过动态反馈参考单元的设置，在从预设的第一阶段转换为第二阶段时，通过改变输出的参考电流，增加输入所述读出放大器的数据点电压和参考点电压之间的压差，从而可以增加所述读出放大器的读裕量，提高MRAM单元数据读取的准确性。

附图说明

图1是现有技术中的一种现有技术中的MRAM单元的读取电路的结构示意图；

图2是现有技术中的一种MRAM位单元的读取放大电路的读裕量示意图；

图3是本发明实施例中的一种MRAM位单元的读取放大电路的框架结构示意图；

图4是本发明实施例中的MRAM位单元的读取放大电路的电路结构示意图；

图5和图6示出了本发明实施例中的MRAM位单元的读取放大电路与现有技术中的MRAM位单元的读取放大电路的读裕量的比较示意图。

具体实施方式

图1示出了现有技术中的MRAM位单元的读取放大电路的结构。如图1所示，所述MRAM单元包括晶体管M1和磁性隧道结MTJ(Magnetic Tunnel Junction)；所述MRAM单元的读出放大电路包括偏置电路(图中未示出)、由第一PMOS管PM1和第二PMOS管PM2组成的电流镜像单元12、由第一NMOS管NM1和第二NMOS管NM2组成的电压限幅单元13、由驱动管M2和参考电阻Rref组成的参考单元14和读出放大器15。

在读取工作模式下，当MRAM单元的MTJ结的相对磁化方向为平行时，MTJ结表现为低阻态，与同为平行态低电阻的参考单元的参考电阻相比，电阻小，即RMTJ＜Rref，故而MRAM单元的输出电流大于参考单元14的输出电流，通过读出放大器15进行比较放大，输出数字电平0；当MRAM单元的MTJ结的相对磁化方向为反平行时，MTJ结表现为高阻态，与参考单元14的参考电阻相比，电阻大，即RMTJ＞Rref，故而MRAM单元的输出电流小于参考单元14的输出电流，通过读出放大器15进行比较放大，输出数字电平1。

一方面，因位线电压BL升高超过工艺允许限度，有可能会造成被读取的MRAM单元已写入状态的误“翻转”。因此，需要采用电压限幅单元13对读取过程中的位线电压VBL做限幅。电压限幅单元13的设置使得位线电压VBL较低，导致MRAM单元的输出电流天然地偏小，进而使得输入至读出放大器15的数据点电压VRD与参考点电压VREF之间的差值偏小，导致读出放大器15区分两种状态的窗口比较小。

另一方面，请参见图2，假设高阻态时MRAM单元MTJ结的电阻为低阻态时的2倍，则高阻态时MRAM单元的输出电流为0.5*I，低阻态时MRAM单元的输出电流为I，即使通过调整参考电阻Rref使得参考电流为0.75*I，使得读出放大器的读裕量达到0.25*I，仍然存在着读裕量较小的问题。

为解决现有技术中存在的上述问题，本发明实施例采用的技术方案通过动态反馈参考单元的设置，在从预设的第一阶段转换为第二阶段时，通过改变输出的参考电流，增加输入所述读出放大器的数据点电压和参考点电压之间的压差，从而可以增加所述读出放大器的读裕量，提高MRAM单元数据读取的准确性。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图3示出了本发明实施例一种MRAM单元读取电路的框架结构示意图。参见图3，本发明实施例中的一种MRAM单元读取电路，包括读出放大器305、偏置电路301、电流镜像单元302、电压限幅单元303和动态反馈参考单元304。其中，所述偏置电路301分别与所述电流镜像单元302、电压限幅单元303耦接，电流镜像单元302还与所述读出放大器305耦接，所述电压限幅单元303还分别与所述MRAM单元和所述动态反馈参考单元304耦接。

其中，偏置电路301产生输入至所述电流镜像单元的偏置电流和输入至所述电压限幅单元303的钳位电压；电流镜像单元302接收所述偏置电路输出的偏置电流，为所述读出放大器305据点电压输入端和参考点电压输入端提供对应的负载电流；电压限幅单元303对MRAM单元的位线电压和动态反馈参考单元304的位线电压进行限幅；所述动态反馈参考单元304在从预设的第一阶段转换为第二阶段时，通过改变输出的参考电流，增加输入所述读出放大器的数据点电压和参考点电压之间的压差，读出放大器305将所述数据点电压和参考点电压之间的电压之差进行放大并输出对应的数字电平。

上述的方案，通过动态反馈参考单元的设置，在从预设的第一阶段转换为第二阶段时，通过改变输出的参考电流，增加输入所述读出放大器的数据点电压和参考点电压之间的压差，从而可以增加所述读出放大器的读裕量，提高MRAM单元数据读取的准确性。

下面将结合图4对本发明实施例中的种MRAM单元读取电路的结构做进一步详细的说明。

图4示出了本发明实施例另一种MRAM单元读取电路的电路结构示意图。参见图4，本发明实施例中的一种MRAM单元读取电路，包括动态反馈参考单元41、读出放大器42、偏置电路(未示出)、电流镜像单元43和电压限幅单元44。

所述动态反馈参考单元41，包括参考单元411和动态反馈单元412。在本发明一实施例中，所述参考单元411包括驱动管M11和参考电阻Rref；所述动态反馈单元412包括第一开关S1、第二开关S2、第三开关S3，开关控制单元(未示出)和耦合电容Cc。其中，所述驱动管M11的源端耦接MRAM单元的源极线SL，所述驱动管M11的漏端依次通过所述参考电阻Rref、第四开关与所述电压限幅单元403的第一端耦接，所述驱动管M1的栅端分别与所述耦合电容Cc的第一端和所述第一开关S1的第一端耦接；所述第一开关S1的第二端与所述MRAM单元的字线WL耦接；所述耦合电容Cc的第二端分别与所述第二开关S2的第一端和第三开关S3的第一端耦接，所述第二开关S2的第二端与所述读出放大器42的正相输入端耦接，所述第三开关S3的第二端与所述读出放大器42的参考点电压输入端耦接；所述第一开关S1、第二开关S2、第三开关S3的控制端分别与所述开关控制单元耦接。

读出放大器42，且具有正相输入端和参考点电压输入端和数字电平输出端，适于将正相输入端输入的数据点电压VRD和参考点电压输入端输入的参考点电压VREF进行比较放大并在所述数字电平输出端输出。

在具体实施中，偏置电路具有偏置电流输出端和钳位电压输出端。所述偏置电路的偏置电流输出端与所述电流镜像单元43的偏置电流输入端耦接，所述偏置电路的钳位电压输出端与所述电压限幅单元44的钳位电压输入端耦接。

所述电流镜像单元43具有第一电压输入端、第二电压输入端和偏置电流输入端、第一负载电流输出端和第二负载电流输出端；所述电流镜像单元43的第一电压输入端、第二电压输入端分别与第一电压耦接，所述电流镜像单元42的偏置电流输入端与偏置电路的偏置电流输出端耦接，所述电流镜像单元43的第一负载电流输出端和第二负载电流输出端分别与读出放大器42的正相输入端和参考点电压输入端耦接。在发明一实施例中，所述电流镜像单元42包括第一PMOS管PM1和第二PMOS管PM2；所述第一PMOS管PM1的栅端与所述第二PMOS管PM2的栅端耦接，并与所述偏置电路的偏置电流输出端耦接，所述第一PMOS管PM1的源端与预设的第一电压耦接，所述第一PMOS管PM1的漏端与所述读出放大器42的正相输入端耦接；所述第二PMOS管PM2的源端与所述第一电压耦接，所述第二PMOS管PM2的漏端与所述读出放大器42的参考点电压输入端耦接。其中，所述第一电压为电源电压VDD。

所述电压限幅单元43具有第一钳位电压输入端和第二钳位电压输入端、第一输入端、第二输入端、第一输出端和第二输出端；所述电压限幅单元43的第一钳位电压输入端和第二钳位电压输入端分别与所述偏置电路的第一钳位电压输出端和第二钳位电压输处端耦接，所述电压限幅单元43的第一输入端和第二输入端分别通过第四开关S4、第五开关S5与动态反馈参考单元41的电流输出端和所述MRAM单元的电流输出端耦接，所述电压限幅单元44的第一输出端和第二输出端分别与所述读出放大器42的正相输入端和参考点电压输入端耦接。在本发明一实施例中，所述电压限幅单元44包括第一NMOS管NM1和第二NMOS管NM2；所述第一NMOS管NM1的栅端与所述第二NMOS管NM2的栅端耦接，并与所述偏置电路的钳位电压输出端耦接，所述第一NMOS管NM1的漏端与所述读出放大器42的正相输入端耦接，所述第一NMOS管NM1的源端通过第五开关S5与所述MRAM单元的磁隧道结耦接；所述第二NMOS管NM2的漏端与所述读出放大器42的参考点电压输入端耦接，所述第二NMOS管NM2的源端与通过第四开关S4与所述动态反馈参考单元41的参考电阻Rref耦接。

在读取工作模式下，当MRAM单元的MTJ结的相对磁化方向为反平行，MRAM单元的MTJ结表现为高阻态，即MRAM单元的MTJ结的RMTJ大于参考单元的参考电阻Rref时：在预设的第一阶段，开关控制单元控制第一开关S1和第三S3闭合且第二开关S2断开。此时，驱动管M1的栅端电压VD为MRAM单元的字线电压VWL，VIN点的电压为VREF；接着，在预设的第二阶段，开关控制单元控制第一开关S1和第三S3断开且第二开关2S闭合，此时VIN点的电压为数据点电压VRD，且由于耦合电容Cc的耦合作用，使得驱动管M1的栅端电压VD变为[VWL+a*(VRD-VREF)]，其中的a为耦合电容Cc容值和驱动管M11栅端容值的比值。因MRAM单元的MTJ结的电阻RMTJ大于参考电阻Rref，在第一阶段时，输入读出放大器42的数据点电压VRD大于输入读出放大器SA的参考点电压VREF；在第二阶段时，驱动管M11的栅端电压VD增大，使得参考单元411输出的参考电流进一步增加，进而使得输入至读出放大器42的参考点电压VREF进一步下降，进而使得输入读出放大器42的数据端电压VRD与输入读出放大器42的参考点电压VREF之间的差值随之增大，从而使得读出放大器SA的读裕量增加。

当MRAM单元的MTJ结的相对磁化方向为平行，MRAM单元的MTJ结表现为低阻态，即MRAM单元的MTJ结的电阻RMTJ小于参考单元的参考电阻Rref时：在预设的第一阶段，第一开关S1和第三S3闭合，第二开关S2断开。此时，驱动管M11的栅端电压VD为MRAM单元的字线电压VWL，VIN点的电压为VREF；接着，在预设的第二阶段，第一开关S1和第三S3断开，第二开关S2闭合，此时VIN＝VRD，由于耦合电容Cc的耦合作用，使得驱动管M1的栅端电压VD变为[VWL+a*(VRD-VREF)]，其中的a为耦合电容Cc容值和驱动管M11栅端值的比值。因MRAM单元的MTJ结的电阻RMTJ小于参考电阻Rref时，在第一阶段时，输入读出放大器42的数据端电压VRD小于输入读出放大器42的参考点电压VREF，在第二阶段VD减小，使得参考单元411输出的参考电流进一步减小，进而使得输入至读出放大器42的参考点电压VREF进一步提升，进而使得输入读出放大器42的数据端电压VRD与输入读出放大器42的参考点电压VREF之间的差值随之增大，从而使得读出放大器SA的读裕量增加。

图5和图6分别示出了本发明实施例中的MRAM单元读取电路与图1所示的现有技术中的MRAM单元读取电路的读裕量的比较示意图。请参见图5和图6，相比于现有技术中的MRAM单元读取电路，MRAM单元的MTJ结表现为高阻态和低阻态时，所述动态反馈参考单元在从第一阶段转换为第二节点段时，分别通过增加和减小参考位线上的参考电流，使得输入读出放大器的数据端电压与输入读出放大器的参考点电压之间的差值随之增大，从而使得读出放大器的读裕量得到了显著的增加。

本发明实施例还提供了一种STT-MRAM位单元，包括上述的MRAM单元和MRAM单元读取电路。其中，MRAM单元读取电路可以相应地参见前述实施例中的介绍，在此不再赘述。

本发明实施例还提供了一种STT-MRAM，包括上述所述的STT-MRAM位单元。其中，MRAM单元读取电路可以相应地参见前述实施例中的介绍，在此不再赘述。

采用本发明实施例中的上述方案，通过动态反馈参考单元的设置，在从预设的第一阶段转换为第二阶段时，通过改变输出的参考电流，增加输入所述读出放大器的数据点电压和参考点电压之间的压差，从而可以增加所述读出放大器的判决裕量，提高MRAM单元的数据读取的准确性。

本领域普通技术人员可以理解上述实施例的各种方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，该程序可以存储于计算机可读存储介质中，存储介质可以包括：ROM、RAM、磁盘或光盘等。

以上对本发明实施例的方法及系统做了详细的介绍，本发明并不限于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。