一种提升P管组件负偏压温度不稳定性的方法

摘要

本发明提供一种提升P管组件负偏压温度不稳定性的方法，提供衬底，在衬底上形成阱区；在衬底上表面形成栅氧层；在栅氧层上形成栅极多晶硅并且在栅极多晶硅两侧形成侧墙；在栅极多晶硅两侧的所述阱区形成源漏区；形成覆盖栅极多晶硅顶部、侧墙以及源漏区上表面的缓冲层；在栅极多晶硅两侧的阱区中注入N型离子，形成N型注入区；在N型注入区上方的阱区中注入P型离子，形成P型LDD区。本发明在N型注入前通过增加缓冲层,阻止N型离子中和P型LDD区中的P型离子，从而阻止该中和所引起的沟道增长，从而减少受破坏的Si‑H键量，提高P管组件负温度偏压不稳定性寿命。

说明书

技术领域

本发明涉及半导体技术领域，特别是涉及一种提升P管组件负偏压温度不稳定性的方法。

背景技术

对于P管组件而言，负温度偏压不稳定性(NBTI)是最受重视的可靠性指标。随着组件不断微缩，栅氧化层的厚度随之微缩，导致P管组件NBTI的控制难度日益增加。而NBTI会引起P管组件阈值电压Vt,饱和源漏电流Idsat等参数的退化，进而导致电路出现延时增加甚至功能异常的问题。目前比较受业界接受的NBTI模型为R-D模型(Reaction-Diffusionmodel)。Si-H键在压力作用下与反型层空穴作用产生断裂，进而产生界面陷阱和氧化层陷阱(interface traps and Oxide traps)。

因此，需要提出一种新的方法来解决上述问题。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种提升P管组件负偏压温度不稳定性的方法，用于解决现有技术中的P管组件由于Si-H键在压力作用下与反型层空穴作用产生断裂，进而产生界面陷阱和氧化层陷阱的问题。

为实现上述目的及其他相关目的，本发明提供一种提升P管组件负偏压温度不稳定性的方法，至少包括：

步骤一、提供衬底，在所述衬底上形成阱区；

步骤二、在所述衬底上表面形成栅氧层；

步骤三、在所述栅氧层上形成栅极多晶硅并且在所述栅极多晶硅两侧形成侧墙；

步骤四、在所述栅极多晶硅两侧的所述阱区形成源漏区；

步骤五、形成覆盖所述栅极多晶硅顶部、侧墙以及所述源漏区上表面的缓冲层；

步骤六、在所述栅极多晶硅两侧的所述阱区中注入N型离子，形成N型注入区；

步骤七、在所述N型注入区上方的阱区中注入P型离子，形成P型LDD区。

优选地，步骤四中的所述源漏区为P型重掺杂区。

优选地，步骤一中的所述阱区为N型阱区。

优选地，步骤二中的所述栅氧层的厚度为

优选地，步骤五中的所述缓冲层为氧化硅。

优选地，步骤六中注入的所述N型离子为P、As、Sb中的任意一种。

优选地，步骤七中注入的所述P型离子为B、BF2中的任意一种。

如上所述，本发明的提升P管组件负偏压温度不稳定性的方法，具有以下有益效果：本发明在N型注入前通过增加缓冲层,阻止N型离子中和P型LDD区中的P型离子，从而阻止该中和所引起的沟道增长，从而减少受破坏的Si-H键量，提高P管组件负温度偏压不稳定性寿命。

附图说明

图1显示为本发明的提升P管组件负偏压温度不稳定性的方法流程图；

图2显示为本发明中P管组件部分结构的纵截面示意图。

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图1至图2。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

本发明提供一种提升P管组件负偏压温度不稳定性的方法，如图1所示，图1显示为本发明的提升P管组件负偏压温度不稳定性的方法流程图，该方法至少包括以下步骤：

步骤一、提供衬底，在所述衬底上形成阱区；步骤一中的所述阱区为N型阱区。如图2所示，图2显示为本发明中P管组件部分结构的纵截面示意图。该步骤一提供所述衬底01，在所述衬底上形成阱区；本发明进一步地，步骤一中的所述阱区为N型阱区。

步骤二、在所述衬底上表面形成栅氧层；如图2所示，该步骤中在所述衬底01上表面形成栅氧层02；并且本发明进一步地，本实施例的步骤二中的所述栅氧层02的厚度为

步骤三、在所述栅氧层上形成栅极多晶硅并且在所述栅极多晶硅两侧形成侧墙；如图2所示，该步骤三中在所述栅氧层02上形成栅极多晶硅(Gate)并且在所述栅极多晶硅(Gate)两侧形成侧墙03。

步骤四、在所述栅极多晶硅两侧的所述阱区形成源漏区；步骤四中的所述源漏区为P型重掺杂区。如图2所示，该步骤四中在所述栅极多晶硅两侧的所述阱区中形成源漏区(P+)，本发明进一步地，本实施例的所述源漏区为P型重掺杂区。

步骤五、形成覆盖所述栅极多晶硅顶部、侧墙以及所述源漏区上表面的缓冲层；步骤五中的所述缓冲层为氧化硅。如图2所示，该步骤五中形成的所述缓冲层覆盖所述栅极多晶硅(Gate)顶部、侧墙03以及所述源漏区(P+)上表面；

步骤六、在所述栅极多晶硅两侧的所述阱区中注入N型离子，形成N型注入区；步骤六中注入的所述N型离子为P、As、Sb中的任意一种。如图2所示，该步骤六在所述栅极多晶硅(Gate)两侧的所述阱区中注入N型离子，形成N型注入区(N+)；本发明进一步地，本实施例的步骤六中注入的所述N型离子为P。

步骤七、在所述N型注入区上方的阱区中注入P型离子，形成P型LDD区。步骤七中注入的所述P型离子为B、BF2中的任意一种。如图2所示，该步骤七中在所述N型注入区上方的阱区中注入P型离子，形成P型LDD区(P-)。步骤七中注入的所述P型离子为B。

综上所述，本发明在N型注入前通过增加缓冲层,阻止N型离子中和P型LDD区中的P型离子，从而阻止该中和所引起的沟道增长，从而减少受破坏的Si-H键量，提高P管组件负温度偏压不稳定性寿命。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。