一种SiC GTO与MESFET集成结构及其制作方法

摘要

本发明公布了一种SiC GTO与MESFET集成结构，包括：第一导电类型的衬底，位于衬底上表面的漂移区；位于漂移区上表面的第一基区；贯穿第一基区的隔离沟槽，隔离沟槽将所述第一基区分隔为第一区域和第二区域；填充在隔离沟槽内的第一隔离层；位于第一区域的第二掺杂半导体层、门极金属；位于第二掺杂半导体层的上表面的阳极金属；位于衬底的下表面的阴极金属；位于第二区域内的第二隔离层，位于第二隔离层内的第一掺杂半导体层；位于第一掺杂半导体层上表面的漏极金属、栅极金属和源极金属；位于第二隔离层的上表面的两端的隔离环接地pad。本发明高度集成，可大幅提高芯片可靠性和开关速度，并且可以在原有SiC GTO制备工艺中同步制备MESFET，有效控制制作成本。