一种具有高维持电压低触发电压高ESD特性的SCR器件

摘要

本发明公开了一种具有高维持电压低触发电压高ESD特性的SCR器件，包括第一P+掺杂区、第一N+掺杂区、第二P+掺杂区、第二N+掺杂区、第一触发结构和电阻R，其中：所述第一P+掺杂区一端连接PAD端，一端连接第一N+掺杂区；所述第一N+掺杂区两端分别连接第一、第二P+掺杂区；所述第二P+掺杂区两端分别连接第一、第二N+掺杂区；所述第二N+掺杂区一端连接第二P+掺杂区，一端连接接地端；所述第一触发结构连接端通过触发结构与PAD端连接；所述电阻R一端连接第一触发结构，一端连接接地端。本发明的有益效果：使NPN的BE结正偏，开启可控硅；采用堆叠SCR原理，实现双向电压保护和高维持电压，实现Latch‑up免疫。

说明书

技术领域

本发明涉及模拟集成电路领域，具体的，涉及一种具有高维持电压低触发电压高ESD特性的SCR器件。

背景技术

模拟集成电路中，为了满足集成电路正常的生产、包装、运输等，IC芯片需要达到一定的ESD等级，通常要求达到ESD测试标准中ESD等级的2KV及以上。有些特殊器件，在系统应用中，会面临更恶劣的环境，如EOS、浪涌突波等，ESD测试标准中2KV的ESD等级通常不能满足要求，而要达到IEC61000-4-2中15KV 的ESD等级，为了实现15KV ESD等级，常规芯片需要外加TVS或者压敏电阻，才能达到这样的目的。在集成电路中，也可通过集成SCR结构实现15KV ESD能力。

为了节省系统成本，提高芯片自身的可靠性，用户对芯片的ESD等级也提出15KVESD等级要求。在《多功能电能表通信协议》中，就明确要求驱动器和接收器需要达到15KVESD及以上。

在现有的15KV ESD器件中，通常在芯片中集成了SCR结构，但SCR结构的工艺移植性不好、触发电压随工艺变化较大。常规的SCR结构，维持电压较低，容易导致Latch-up风险。

发明内容

本发明的目的在于，针对上述问题，提出一种具有高维持电压低触发电压高ESD特性的SCR器件。

一种具有高维持电压低触发电压高ESD特性的SCR器件，包括第一P+掺杂区、第一N+掺杂区、第二P+掺杂区、第二N+掺杂区、第一触发结构和电阻R，其中：所述第一P+掺杂区一端连接PAD端，一端连接第一N+掺杂区；所述第一N+掺杂区两端分别连接第一、第二P+掺杂区；所述第二P+掺杂区两端分别连接第一、第二N+掺杂区；所述第二N+掺杂区一端连接第二P+掺杂区，一端连接接地端；所述第一触发结构连接端通过触发结构与PAD端连接；所述电阻R一端连接第一触发结构，一端连接接地端。

优选的，所述第二P+掺杂区与第一触发结构连接端形成电路结构。

优选的，所述四层PNPN结构之间采用串联连接。

本发明的有益效果：使NPN的BE结正偏，开启可控硅；采用堆叠SCR原理，实现双向电压保护和高维持电压，实现Latch-up免疫。

附图说明

图1为本发明的低触发电压、正耐压、高维持电压SCR的结构原理图。

图2为本发明的低触发电压、正负耐压、高维持电压SCR结构的原理图。

图3现有技术SCR结构示意图。

图4为典型的触发结构。

图5为实施例1的SCR结构图。

图6为实施例2的SCR结构图。

图7为实施例3的SCR结构图。

图8为实施例4的SCR结构图。

图9为实施例5的SCR结构图。

图10为实施例6的SCR结构图。

图11为实施例7的SCR结构图。

具体实施方式

下面结合附图对本发明作进一步描述。

如图1（a）所示，一种具有高维持电压低触发电压高ESD特性的SCR器件，包括第一P+掺杂区、第一N+掺杂区、第二P+掺杂区、第二N+掺杂区、第一触发结构和第一电阻R，其中：所述第一P+掺杂区一端连接PAD端，一端连接第一N+掺杂区；所述第一N+掺杂区两端分别连接第一、第二P+掺杂区；所述第二P+掺杂区两端分别连接第一、第二N+掺杂区；所述第二N+掺杂区一端连接第二P+掺杂区，一端连接接地端；所述第一触发结构连接端通过触发结构与PAD端连接；所述电阻R一端连接第一触发结构，一端连接接地端。

需要理解的是，所述第二P+掺杂区与第一触发结构连接端形成电路结构。

需要理解的是，所述四层PNPN结构之间采用串联连接。

如图1（b）所示，当PAD承受正高压时，触发结构会先触发并沉电流，并在第一电阻R上形成IR压降；当IR压降超过VBE时，寄生NPN开启，并形成PAD到GND的大电流，并把PNP也开启，从而让SCR结构开启。

如图2（a）所示，一种具有高维持电压低触发电压高ESD特性的SCR器件还可以进一步变换，包括第一N+掺杂区、第一P+掺杂区、第二N+掺杂区、第二P+掺杂区、第三P+掺杂区、第三N+掺杂区、第一触发结构、第二触发结构和电阻R；其中：所述第一N+掺杂区一端连接PAD端，一端连接第一P+掺杂区；第一P+掺杂区两端分别连接第一第二N+掺杂区；所述第二N+掺杂区分别连接第一、第二、第三P+掺杂区；所述第三P+掺杂区两端分别连接第二、第三N+掺杂区；所述第一触发结构连接端通过触发结构与PAD连接；所述电阻R通过第二触发结构连接端连接到地。

需要理解的是，为了降低SCR结构的触发电压，引入了SCR结构的触发结构，并连接到SCR结构的栅极。

图3现有技术SCR结构示意图。

图4为典型的触发结构。

如图5所示，NWELL中P和N分别形成第一P掺杂区和第一N掺杂区；PSUB上的P和N分别形成了第二P掺杂区和第二N掺杂区；从而形成了PNPN四层结构。

如图6所示，NWELL中P和N分别形成第一P掺杂区和第一N掺杂区；PWELL上的P和N分别形成了第二P掺杂区和第二N掺杂区；从而形成了PNPN四层结构。且PSUB上还有P掺杂区，从而可形成到SUB的PNP结构，提高ESD能力。

图7结构与图6相似，差异为在PSUB上增加了N掺杂区；从而不仅与PWELL形成了PNPN四层结构，还与PSUB之间形成了PNPN四层结构，可极大的提高器件的放电能力。

图8为图7的对称结构，PWELL不仅与NWELL之间形成了PNPN四层结构，还与PSUB之间形成了PNPN结构。

图9为图6的对称结构。

图10由两个图 9结构堆叠形成，从而满足正负耐压和高维持电压的要求；其触发结构为P型掺杂。

图11结构与图10相似，不同的是图11的触发结构为P/PWELL。