一种具有高掺杂层的分裂栅功率MOSFET器件及其制备方法

摘要

本发明涉及一种具有高掺杂层的分裂栅功率MOSFET器件及其制备方法，属于半导体器件领域，解决了现有技术无法在提高击穿电压的同时进一步降低器件通态电阻的问题。MOSFET器件导通区包括若干个周期性排列的原胞，每个原胞均包括沟槽、屏蔽电极和沟槽栅电极；沟槽设于半导体衬底的外延层中；屏蔽电极设于沟槽中，沟槽栅电极设置于沟槽顶部；屏蔽电极、沟槽栅电极均采用第二导电类型材料；外延层采用第一导电类型材料，包括依次层叠于半导体衬底上的、掺杂类型相同的第一外延层、第二外延层和第三外延层；第一外延层与第三外延层的掺杂浓度相同且均低于第二外延层的掺杂浓度。该MOSFET器件在提高击穿电压的同时进一步降低了器件的导通电阻，提高了器件的FOM值。